マルウェアとは、侵入的または危険なプログラムです。
あらゆる記憶メディアからのデータ回復に最適なプログラム....
最近、インテルは待望のプロセッサーを世界に発表します サンディブリッジ、そのアーキテクチャは以前は革命的であると言われていました。 しかし、最近ではプロセッサだけでなく、新しいデスクトップおよびモバイル プラットフォームに付随するすべてのコンポーネントも新しくなりました。
そのため、今週は、ラップトップ、デスクトップ、仕事用およびゲーム用コンピューター向けに、29 もの新しいプロセッサ、10 のチップセット、および 4 つのワイヤレス アダプターが発表されました。
モバイルのイノベーションには次のものが含まれます。
プロセッサー Intel Core i7-2920XM、Core i7-2820QM、Core i7-2720QM、Core i7-2630QM、Core i7-2620M、Core i7-2649M、Core i7-2629M、Core i7-2657M、Core i7-2617M、Core i5- 2540M、コア i5-2520M、コア i5-2410M、コア i5-2537M、コア i3-2310M;
Intel QS67、QM67、HM67、HM65、UM67 Express チップセット。
ワイヤレス ネットワーク コントローラー Intel Centrino Advanced-N + WiMAX 6150、Centrino Advanced-N 6230、Centrino Advanced-N 6205、Centrino Wireless-N 1030。
デスクトップセグメントには次のものがあります。
プロセッサ Intel Core i7-2600K、Core i7-2600S、Core i7-2600、Core i5-2500K、Core i5-2500S、Core i5-2500T、Core i5-2500、Core i5-2400、Core i5-2400S、Core i5- 2390T、コア i5-2300;
Intel P67、H67、Q67、Q65、B65 Express チップセット。
しかし、新しいプラットフォームの発表は、すべてのプロセッサ モデルやチップセットに対応するものではないということはすぐに注目に値します。1 月初旬からは「メインストリーム」クラスのソリューションのみが利用可能になり、より普及しており、それほど高価ではないもののほとんどが利用可能になります。少し遅れて発売されます。 Sandy Bridge デスクトップ プロセッサのリリースに伴い、そのための新しいプロセッサ ソケットが導入されました。 LGA1155。 したがって、新製品はIntel Core i3/i5/i7ラインナップを補完するものではなく、LGA 1156用プロセッサの代替品となるが、そのほとんどは近い将来に生産が完全に中止されるため、現在では完全に見込みのない買収となりつつある。 そして、愛好家向けに限り、Intel は年末まで、Lynnfield コアをベースにした古いクアッドコア モデルをリリースし続けることを約束しています。
ただし、ロードマップから判断すると、長命の Socket T プラットフォーム (LGA 775) は、少なくとも今年の半ばまでは依然として関連性があり、エントリーレベルのシステムの基盤となるでしょう。 最も生産性の高いゲーム システムや本格的な愛好家にとっては、LGA 1366 ソケット上のブルームフィールド コアをベースにしたプロセッサが年末まで重要になるでしょう。ご覧のとおり、「統合された」グラフィックスを備えたデュアルコア プロセッサのライフ サイクルは次のとおりです。 Clarkdale コアをベースにしたアダプターは非常に短期間でわずか 1 年であることが判明しましたが、それらは「今日」提示された Sandy Bridge への道を「踏んだ」ものであり、消費者はメモリ コントローラーだけでなく、ビデオ カードをプロセッサに統合することもできます。 今では、そのようなプロセッサのより高速なバージョンをリリースするだけでなく、効率を顕著に向上させるためにアーキテクチャを真剣に更新する時期が来ています。
Sandy Bridge アーキテクチャ プロセッサの主な機能は次のとおりです。
32nmプロセス技術に準拠した生産。
エネルギー効率が大幅に向上。
最適化されたインテル ターボ ブースト テクノロジーとインテル ハイパー スレッディングのサポート。
統合グラフィックスコアのパフォーマンスが大幅に向上。
実数の処理を高速化するための新しい命令セット Intel Advanced Vector Extension (AVX) の実装。
しかし、Clarkdale コアをベースにしたプロセッサとは異なり、これらすべてが単一のコア (チップ) 内に実装されていなければ、上記のイノベーションはすべて、真に新しいアーキテクチャについて語る機会を提供しません。
当然のことながら、すべてのプロセッサ ノードが調和して動作するためには、ノード間での迅速な情報交換を組織する必要がありました。リング インターコネクトは、重要なアーキテクチャ上の革新となりました。
リング インターコネクトは、現在 LLC (ラスト レベル キャッシュ) と呼ばれている L3 キャッシュ メモリ、プロセッサ コア、グラフィックス コア、およびシステム エージェント (メモリ コントローラ、PCI Express バス コントローラ、DMI コントローラ、電源管理モジュール、および以前はそう呼ばれていたその他のコントローラとモジュールを含む) を介して接続します。 「アンコア」。
リング インターコネクト バスは、QPI (QuickPath Interconnect) バス開発の次の段階であり、更新された 8 コア Nehalem-EX アーキテクチャを備えたサーバー プロセッサでテストされた後、デスクトップおよびモバイル用のプロセッサのコアに移行されました。システム。 リング相互接続は、データ リング、要求リング、スヌープ リング、および確認リング用に 4 つの 32 ビット リングを作成します。 リング バスはコア周波数で動作するため、そのスループット、遅延、消費電力はプロセッサのコンピューティング ユニットの動作周波数に完全に依存します。
3 次キャッシュ (LLC - 最終レベル キャッシュ) は、すべてのコンピューティング コア、グラフィックス コア、システム エージェント、およびその他のブロックに共通です。 この場合、グラフィックス ドライバーはどのデータ ストリームをキャッシュ メモリに配置するかを決定しますが、他のユニットは LLC 内のすべてのデータにアクセスできます。 衝突が発生しないように、特別なメカニズムによってキャッシュ メモリの割り当てが制御されます。 作業を高速化するために、各プロセッサ コアには独自のキャッシュ メモリ セグメントがあり、そこに直接アクセスできます。 このような各セグメントには、独立したリング相互接続バス アクセス コントローラーが含まれていますが、同時に全体的なキャッシュ管理を実行するシステム エージェントとの対話が継続的に行われます。
システム エージェントは基本的にプロセッサに組み込まれた「ノース ブリッジ」であり、PCI Express バス コントローラ、DMI、RAM、ビデオ処理ユニット (メディア プロセッサおよびインターフェイス管理)、電源マネージャー、およびその他の補助ユニットを組み合わせます。 システム エージェントは、リング バスを介して他のプロセッサ ノードと対話します。 データ フローの合理化に加えて、システム エージェントはさまざまなブロックの温度と負荷を監視し、電源制御ユニットを通じて供給電圧と周波数を制御して、高性能で最高のエネルギー効率を確保します。 ここで、新しいプロセッサに電力を供給するには、コンピューティング コア、システム エージェント、統合ビデオ カードごとに、3 つのコンポーネントの電源スタビライザー (内蔵ビデオ コアが非アクティブなままの場合は 2 つ) が必要であることに注意してください。
プロセッサーに組み込まれた PCI Express バスは仕様 2.0 に準拠しており、強力な外部 3D アクセラレーターを使用してグラフィックス サブシステムの能力を向上させる機能を備えた 16 レーンを備えています。 古いシステム ロジック セットを使用し、ライセンスの問題に同意する場合、これらの 16 ラインは、NVIDIA SLI および/または AMD CrossFireX の場合、それぞれ 8x+8x または 8x+4x+4x モードの 2 つまたは 3 つのスロットに分割できます。
システム (ドライブ、I/O ポート、周辺機器、コントローラーがチップセット内にあるもの) とデータを交換するには、DMI 2.0 バスが使用されます。これにより、両方のバスで最大 2 GB/秒の有益な情報を汲み上げることができます。方向。
システム エージェントの重要な部分は、プロセッサに組み込まれたデュアル チャネル DDR3 メモリ コントローラであり、通常は 1066 ～ 1333 MHz の周波数のモジュールをサポートしますが、Intel P67 Express チップセットをベースにしたマザーボードで使用すると、簡単に動作を保証できます。最大 1600 MHz、さらには 2133 MHz の周波数でモジュールを使用できます。 プロセッサ コアと同じチップ上にメモリ コントローラを配置すると (Clarkdale コアは 2 つのチップで構成されます)、メモリ レイテンシが短縮され、それに応じてシステム パフォーマンスが向上します。
すべてのプロセッシング コア、キャッシュ メモリ、補助ユニットのパラメータの高度な監視（電源制御ユニットに実装されている）のおかげで、Sandy Bridge プロセッサには改良された Intel Turbo Boost 2.0 テクノロジーが搭載されています。 現在は、実行される負荷とタスクに応じて、通常の手動オーバークロックと同様に、必要に応じてプロセッサ コアをサーマル パッケージを超えて高速化することができます。 ただし、システム エージェントはプロセッサとそのコンポーネントの温度を監視し、「過熱」が検出されると、ノード周波数が徐々に低下します。 ただし、デスクトップ プロセッサの超高速モードでの動作時間は限られています。 ここでは、「箱入り」クーラーよりもはるかに効率的な冷却を組織するのがはるかに簡単です。 このような「オーバーブースト」により、システムの重要な瞬間のパフォーマンスが向上し、より強力なシステムを操作しているような印象をユーザーに与えるだけでなく、システムの応答の待ち時間も短縮されます。 また、インテル ターボ ブースト 2.0 により、デスクトップ コンピュータでも内蔵ビデオ コアの動的なパフォーマンスが保証されます。
Sandy Bridge プロセッサ アーキテクチャは、コンポーネント間の通信構造の変更、およびこれらのコンポーネントの機能とエネルギー効率の向上だけでなく、各コンピューティング コアの内部変更も意味します。 「見た目の」改善を無視した場合、最も重要なのは次のとおりです。
約 1.5,000 のデコードされたマイクロオペレーション用のキャッシュ メモリの割り当てに戻ります。 L0 (Pentium 4 で使用) は、L1 の別個の部分であり、同時にパイプラインのより均一なロードを確保し、一時停止の増加による電力消費を削減します。かなり複雑な演算デコーダ回路の動作。
分岐結果、コマンド履歴、および分岐履歴のアドレス バッファーの容量が増加したため、分岐予測ブロックの効率が向上し、パイプラインの効率が向上しました。
物理レジスタ ファイル (PRF - 物理レジスタ ファイル、これも Pentium 4 の特徴的な機能) の導入により、並べ替えられた命令バッファ (ROB - ReOrder Buffer) の容量が増加し、プロセッサのこの部分の効率が向上します。データストレージ、および他のバッファの拡張。
- 第 1 L1 レベルと第 2 L2 レベルのキャッシュ メモリの最適化。
ストリーミング実データを操作するためのレジスターの容量が 2 倍になり、場合によっては、レジスターを使用した操作の実行速度が 2 倍になります。
AES、RSA、SHA アルゴリズムの暗号化命令の実行効率が向上します。
新しいベクトル命令 Advanced Vector Extension (AVX) の導入。
Sandy Bridge プロセッサのグラフィックス コアの重要な特徴は、グラフィックス コアが残りのブロックと同じチップ上に配置され、その特性が制御され、そのステータスがシステム エージェントによってハードウェア レベルで監視されることです。 同時に、メディア データを処理し、ビデオ出力用の信号を生成するブロックが、まさにこのシステム エージェント内に配置されます。 この統合により、コラボレーションの強化、待ち時間の短縮、効率の向上などが可能になります。
ただし、グラフィックス コア アーキテクチャ自体には、私たちが望んでいるほど多くの変更はありません。 予想されていた DirectX 11 サポートの代わりに、DirectX 10.1 サポートが追加されただけです。 したがって、OpenGL をサポートするアプリケーションの多くは、この無料 API の仕様のバージョン 3 とのハードウェア互換性のみに限定されています。 同時に、コンピューティングユニットの改善についての話がありますが、その数は依然として同じ12であり、古いプロセッサ用のみです。 ただし、クロック周波数を 1350 MHz に増加すると、いずれの場合でも顕著なパフォーマンスの向上が期待できます。
一方で、最新のゲーム向けに真に高いパフォーマンスと機能を備えた統合ビデオ コアを低消費電力で作成することは非常に困難です。 したがって、新しい API のサポートの欠如は新しいゲームとの互換性に影響するだけであり、本当に快適にプレイしたい場合は、ディスクリート 3D アクセラレータを使用してパフォーマンスを向上させる必要があります。 しかし、マルチメディア データを扱うときの機能拡張、主にインテル クリア ビデオ テクノロジー HD のフレームワーク内でビデオをエンコードおよびデコードするときの機能の拡張は、インテル HD グラフィックス II (インテル HD グラフィックス 2000/3000) の利点の 1 つと考えることができます。
更新されたメディア プロセッサにより、MPEG2 および H.264 形式でビデオをエンコードするときにプロセッサ コアをオフロードできるようになり、画像のコントラスト (ACE - Adaptive Contrast Enhancement)、カラーを自動的に調整するアルゴリズムのハードウェア実装により一連の後処理機能も拡張されます。補正 (TCC - トータル カラー コントロール) と肌の外観の改善 (STE - スキン トーン エンハンスメント)。 Blu-ray 3D (Intel InTru 3D) と互換性のある HDMI インターフェイス バージョン 1.4 のサポートの実装により、内蔵ビデオ カードの使用の可能性が高まります。
上記のアーキテクチャ上の特徴はすべて、コンピューティング タスクとビデオ操作の両方において、前世代のモデルに比べて顕著なパフォーマンスの優位性を新世代のプロセッサーに提供します。
その結果、Intel LGA 1155 プラットフォームは、LGA 1156 に代わって生産性と機能性が向上しました。
要約すると、Sandy Bridge ファミリのプロセッサは、非常に幅広いタスクを高いエネルギー効率で解決できるように設計されており、特により手頃な価格の幅広いモデルが発売された場合には、新しい生産システムに真に普及するはずです。
近い将来、さまざまなレベルのデスクトップ システム用に、Intel Core i7-2600K、Intel Core i7-2600、Intel Core i5-2500K、Intel Core i5-2500、Intel Core i5-2400、の 8 つのプロセッサが徐々にお客様に提供される予定です。インテル Core i5-2300、インテル Core i3-2120、インテル Core i3-2100。 インデックス K のモデルは、無料の乗算器と高速な内蔵 Intel HD グラフィックス 3000 ビデオ アダプタによって区別されます。
エネルギークリティカルなシステム向けに、エネルギー効率の高い (指数 S) モデルと高エネルギー効率 (指数 T) のモデルもリリースされています。
新しいプロセッサをサポートするために、Intel P67 Express および Intel H67 Express チップセットをベースにしたマザーボードが現在入手可能であり、近い将来、企業ユーザーおよび中小企業向けに Intel Q67 Express および Intel B65 Express を搭載する予定です。 これらのチップセットはすべて、すべてのポートではありませんが、ついに SATA 3.0 インターフェイスを備えたドライブをサポートし始めました。 ただし、さらに人気があると思われる USB 3.0 バスはサポートしていません。 従来のマザーボード用の新しいチップセットの興味深い特徴は、PCI バスをサポートしなくなったことです。 さらに、現在ではクロックジェネレーターがチップセットに組み込まれており、システムの安定性に影響を与えることなくその特性を制御できるのは非常に狭い範囲（運が良ければわずか±10 MHz、実際にはさらにそれ以下）だけです。 。
また、さまざまなチップセットが、さまざまな目的を目的としたシステムのさまざまなプロセッサで使用するために最適化されていることにも注意してください。 つまり、Intel P67 Express は、統合ビデオの操作をサポートしていないことだけでなく、オーバークロックとパフォーマンス チューニングの拡張機能によっても Intel H67 Express と異なります。 一方、Intel H67 Express は、K インデックスを持つモデルの空き乗数をまったく認識しません。
ただし、アーキテクチャ上の特徴により、K シリーズ モデルの場合、Sandy Bridge プロセッサのオーバークロックは乗算器の助けを借りてのみ可能です。 ただし、すべてのモデルに最適化とオーバーブーストが発生する傾向があります。
したがって、一時的に、非常に強力なプロセッサで動作しているかのような錯覚を作り出すために、ロックされた乗算器を備えたモデルでも顕著な加速が可能です。 デスクトップ システムのこのような加速にかかる時間は、前述したように、モバイル PC の場合のように温度だけでなく、ハードウェアによって制限されます。
すべてのアーキテクチャ上の特徴と革新性、および最新の独自技術を紹介した後、残っているのは、Sandy Bridge がなぜそれほど革新的であるかをもう一度要約し、その位置付けを思い出させることだけです。
高性能および量産システム向けに、近い将来、Intel Core i7 および Intel Core i5 シリーズのプロセッサを購入できるようになります。これらのプロセッサは、Intel ハイパー スレッディング テクノロジ (クアッドコア Intel Core 用) のサポートが異なります。 i5 モデルでは無効になっています) と 3 次キャッシュ メモリの量。 より経済的な購入者向けに、新しい Intel Core i3 モデルが提供されます。これは、Intel ハイパー スレッディングをサポートしているにもかかわらず、コンピューティング コアが 2 倍少なく、LLC キャッシュは 3 MB のみで、Intel Turbo Boost 2.0 はサポートしておらず、すべて Intel を搭載しています。 HDグラフィックス2000。
今年の半ばには、非常に単純化された Sandy Bridge アーキテクチャに基づいた Intel Pentium プロセッサが大規模システム向けに導入される予定です (1 年前に予測されていましたが、このブランドを放棄するのは非常に困難です)。 実際、これらの「主力」プロセッサーは、昨日の Clarkdale コア上の現在の Core i3-3xx の機能を彷彿とさせます。 LGA 1155 の古いモデルに固有の機能はほぼすべて失われます。
Sandy Bridge プロセッサと LGA 1155 デスクトップ プラットフォーム全体のリリースが、Intel の「Tic-Tac」コンセプトの枠組み内の次の「Tac」となったことは注目に値します。 すでに確立されている 32 nm プロセス テクノロジでのリリースに向けたアーキテクチャのメジャー アップデート。 約 1 年後には、最適化されたアーキテクチャを備え、22 nm プロセス技術を使用して作られた Ivy Bridge プロセッサが登場することになります。これは確かに再び「革命的なエネルギー効率」を実現しますが、LGA が廃止されるわけではないことを願っています。 1155 プロセッサ ソケット。まあ、様子を見てみます。 それまでの間、私たちはサンディブリッジのアーキテクチャを研究し、包括的にテストするために少なくとも 1 年はかかります。 、近日中に開始する予定です.
記事は 14947 回読まれました
| チャンネル登録してください | |||||
 |
 |
||||
9 月 13 ～ 15 日に開催された IDF 2010 フォーラムの一環として、Intel はコードネーム Sandy Bridge という新しいプロセッサ マイクロアーキテクチャの詳細を初めて発表しました。 実際、Sandy Bridgeプロセッサは昨年のIDF 2009フォーラムでデモが行われたが、その時は新しいマイクロアーキテクチャの詳細は（最も一般的な情報を除いて）報告されていなかった。 その詳細は現在でもすべてが公開されていないことをすぐに留保しましょう。 同社は、来年初めに行われるはずの正式発表まで、いくつかのことを秘密にしたいと考えている。 特に、新しいプロセッサのパフォーマンス、モデル範囲、および一部のアーキテクチャ上の特徴に関する詳細は開示されていません。
そこで、新しい Sandy Bridge マイクロアーキテクチャと、それをベースにしたプロセッサ (以降 Sandy Bridge プロセッサと呼ぶ) の機能を詳しく見てみましょう。
Sandy Bridge プロセッサについて簡単に説明します
Sandy Bridgeというコードネームで呼ばれるすべてのプロセッサは、当初は32 nmプロセステクノロジーを使用して生産されます。 将来、22 nm プロセス テクノロジへの移行が行われると、Sandy Bridge マイクロアーキテクチャに基づくプロセッサにはコード名 Ivy Bridge が与えられることになります (図 1)。
米。 1. Intel プロセッサ ファミリとプロセッサ マイクロアーキテクチャの進化
Sandy Bridge プロセッサは、Westmere プロセッサと同様に、デスクトップおよびモバイルセグメントで Intel Core i7、Intel Core i5、Intel Core i3 の 3 つのファミリーを形成していますが、これらのプロセッサのロゴは若干変更されます (図 2)。 より正確には、Intel Core ファミリの第 2 世代 (2nd Generation) について話しています。
米。 2. Sandy Bridge プロセッサの新しいロゴ
プロセッサのラベル付けシステムが完全に変更されることは知られているが、IDF 2010フォーラムでは新しいプロセッサのモデル指定システムについては何も発表されなかった。
非公式データによると、Sandy Bridge プロセッサには 4 桁の番号が付けられ、最初の桁の 2 は第 2 世代の Intel Core ファミリを示します。 つまり、たとえば (これも非公式データによると) Intel Core i7-2600 プロセッサまたは Intel Core i5-2500 プロセッサが搭載されることになります。 Intel Core i7 および Intel Core i5 ファミリには、ロックされた乗算器とロックされていない乗算器の両方を備えたプロセッサーが搭載されており、後者は文字 K (Intel Core i7-2600K、Intel Core i5-2500K) で指定されます。
Intel Core i7、Intel Core i5、Intel Core i3 ファミリの主な違いは、L3 キャッシュのサイズ、コアの数、ハイパー スレッディングおよびターボ ブースト テクノロジのサポートです。
Intel Core i7 ファミリのプロセッサは、ハイパー スレッディングおよびターボ ブースト テクノロジをサポートするクアッドコアとなり、L3 キャッシュ サイズは 8 MB になります。
Intel Core i5 ファミリのプロセッサはクアッドコアになりますが、ハイパー スレッディング テクノロジはサポートされません。 これらのプロセッサのコアはターボ ブースト テクノロジをサポートし、L3 キャッシュ サイズは 6 MB になります。
Intel Core i3 ファミリのプロセッサは、ハイパー スレッディング テクノロジをサポートするデュアルコアになりますが、ターボ ブースト テクノロジはサポートされません。 これらのプロセッサの L3 キャッシュ サイズは 3 MB になります。
非公式情報を公開した後は、信頼できるデータに移りましょう。
すべての新しい Sandy Bridge プロセッサには新しい LGA 1155 プロセッサ ソケットが搭載されており、当然のことながら、Intel 5 シリーズ チップセットをベースにしたマザーボードとは互換性がありません。 実際、新しい Intel 6 シリーズ チップセットをベースにしたマザーボードは Sandy Bridge プロセッサ向けに設計される予定です。 これらのシングルチップ チップセットでは、2 つの SATA 6 Gb/s (SATA III) ポートとフルスピード PCI Express 2.0 レーン (5 GHz) が新たにサポートされます。 ただし、USB 3.0 コントローラーがチップセットに統合されることはまだありません。
ただし、Sandy Bridge プロセッサに戻りましょう。 LGA 1156 ソケット用のクーラーは LGA 1155 ソケットと互換性がないため、新しい LGA 1155 プロセッサ ソケットには新しいクーラーが必要になる可能性が高いですが、これは単純なロジックに基づく単なる推測です。 結局のところ、クーラー メーカーが完全に廃業しないように、インテルは何らかの方法で新しいクーラー モデルのリリースを促進する必要があります。
すべての Sandy Bridge プロセッサの特徴は、新世代の統合グラフィックス コアの存在です。 さらに、前世代のプロセッサ (Clarkdale および Arrandale) でプロセッサのコンピューティング コアとグラフィックス コアが異なるチップ上に配置され、さらに異なる技術プロセスを使用して製造されていた場合、Sandy Bridge プロセッサではすべてのプロセッサ コンポーネントが次の方法で製造されます。 32 nm の技術プロセスを採用し、1 つの結晶上に配置されています。
イデオロギー的に、Sandy Bridge プロセッサのグラフィックス コアは 5 番目のプロセッサ コア (クアッドコア プロセッサの場合) と見なすことができることを強調することが重要です。 さらに、グラフィックス コアは、プロセッサのコンピューティング コアと同様に、L3 キャッシュにアクセスできます。
前世代の Clarkdale および Arrandale プロセッサと同様に、Sandy Bridge プロセッサには、個別のグラフィックス カードで使用するための統合 PCI Express 2.0 インターフェイスが搭載されています。 さらに、すべてのプロセッサーは 16 個の PCI Express 2.0 レーンをサポートしており、1 つの PCI Express x16 ポートまたは 2 つの PCI Express x8 ポートとしてグループ化できます。
すべての Sandy Bridge プロセッサには統合されたデュアルチャネル DDR3 メモリ コントローラが搭載されることにも注意してください。 3 チャネル メモリ コントローラーを備えたオプションをリリースする予定はまだありません。 これは、Sandy Bridge プロセッサのラインナップがトップエンドのデスクトップ プロセッサのセグメントをカバーしていないためです。 最上位のデスクトッププロセッサは6コアGulftownプロセッサ（Intel Core i7-990X）の新モデルとなり、Sandy Bridgeプロセッサのラインアップは高性能PC、メインストリームPC、低価格PC向けとなる。
Sandy Bridge マイクロアーキテクチャに基づくプロセッサのもう 1 つの特徴は、以前は個々のプロセッサ コンポーネントを相互に接続するために使用されていた QPI (Intel QuickPath Interconnect) バスの代わりに、リング バスと呼ばれる根本的に異なるインターフェイスが使用されることです。以下で詳しく見ていきます。
一般に、Sandy Bridge プロセッサ アーキテクチャは、モジュール式で容易に拡張可能な構造を意味していることに注意してください (図 3)。
米。 3. Sandy Bridgeプロセッサのモジュール構造
Sandy Bridge マイクロアーキテクチャのもう 1 つの特徴は、Intel AVX (Intel Advanced Vector Extension) 命令セットをサポートしていることです。
Intel AVX は、256 ビット SIMD (単一命令、複数データ) ベクトル浮動小数点コンピューティングを提供する、インテル アーキテクチャの新しい拡張セットです。
Intel AVX は、Intel 64 マイクロアーキテクチャの命令セット アーキテクチャの包括的な拡張機能を提供し、次の機能を備えています。
- より高いビット深度 (最大 256 ビット) のベクトル データのサポート。
- 3 オペランドおよび 4 オペランドの命令構文をサポートする効率的な命令エンコード方式。
- 分岐処理命令からメモリ オフセット アライメント要件の削減まで、さまざまな機能を提供する柔軟なプログラミング環境。
- データを操作し、ブロードキャスト、並べ替え、融合乗算加算 (FMA) などを含む算術計算を高速化するための新しいプリミティブ。
新しいインテル AVX 命令セットは、計算の大部分が SIMD 演算であるあらゆるアプリケーションで使用できるという事実を考慮すると、新しいテクノロジーによるパフォーマンスの最大の向上は、主に浮動小数点計算を実行し、並列化できるアプリケーションで得られます。 。 例には、オーディオ処理プログラムとオーディオ コーデック、画像およびビデオ編集プログラム、モデリングおよび財務分析アプリケーション、産業およびエンジニアリング アプリケーションが含まれます。
Sandy Bridge プロセッサのマイクロアーキテクチャについて言えば、これは Nehalem または Intel Core マイクロアーキテクチャの開発であることに注意する必要があります (Nehalem マイクロアーキテクチャは Intel Core マイクロアーキテクチャの開発であるため)。 Nehalem と Sandy Bridge の違いは非常に重要ですが、かつての Intel Core マイクロアーキテクチャのように、このマイクロアーキテクチャを根本的に新しいと呼ぶことはまだ不可能です。 これはまさに、変更された Nehalem マイクロアーキテクチャです。
ここで、Sandy Bridge マイクロアーキテクチャの革新性と Nehalem との違いを詳しく見てみましょう。
Sandy Bridge マイクロアーキテクチャに基づくプロセッサ コア
Sandy Bridge と Nehalem のマイクロアーキテクチャの違いを説明する前に、プロセッサの設計には、L1 データおよびコマンド キャッシュ、プリプロセッサ (フロント エンド)、およびポストプロセッサとも呼ばれるいくつかの構造要素の存在が含まれていることを思い出してください。実行エンジン。
データ処理プロセスには次のステップが含まれます。 まず、命令とデータが L1 キャッシュからフェッチされます (この段階をフェッチと呼びます)。 この後、キャッシュから選択された命令は、プロセッサが理解できるマシンプリミティブ (マイクロオペレーション) にデコードされます。 この手順をデコードと呼びます。 次に、デコードされたコマンドがプロセッサの実行ユニットに送信されて実行され、結果がメモリに書き込まれます。
キャッシュから命令をフェッチし、デコードして実行ユニットに移動するプロセスはプリプロセッサで実行され、命令を実行するプロセスはポストプロセッサで実行されます。
次に、Sandy Bridge プロセッサ コアを詳しく見て、Nehalem コアと比較してみましょう。 Nehalem または Sandy Bridge マイクロアーキテクチャに基づくプロセッサ コアを実行する場合、x86 命令はサイズ 32 KB (8 チャネル キャッシュ) の L1 命令キャッシュ (命令キャッシュ) から選択されます。 命令はキャッシュから固定長ブロックでロードされ、そこから命令が抽出されてデコードのために送信されます。 x86 命令は可変長であり、命令がキャッシュからロードされるブロックは固定されているため、命令をデコードする際には、個々の命令間の境界を決定する必要があります。
命令サイズに関する情報は、L1 命令キャッシュの特別なフィールドに保存されます (命令の各バイトにつき 3 ビットの情報)。 原則として、この情報は、コマンドをデコードするプロセス中にデコーダ自体でコマンド境界を直接決定するために使用できます。 ただし、これはデコード速度に影響を与えるのは避けられず、複数のコマンドを同時にデコードすることはできません。 したがって、デコードする前に、選択されたブロックから命令が抽出されます。 この手順を仮デコード（PreDecode）と呼びます。 プリデコード手順により、命令の長さや構造に関係なく、一定のデコード レートを維持できます。
Nehalem および Sandy Bridge マイクロアーキテクチャを備えたプロセッサは、16 バイト ブロックで命令をフェッチします。つまり、クロック サイクルごとに、16 バイトの命令ブロックがキャッシュからロードされます。
フェッチ操作の後、命令はキュー (命令キュー) に編成され、デコーダに送信されます。 デコード (Decode) すると、命令は固定長のマシン マイクロオペレーション (micro-ops または uOps と呼ばれる) に変換されます。
Sandy Bridge マイクロアーキテクチャを備えたプロセッサ コアのデコーダには変更が加えられていません。 Nehalem マイクロアーキテクチャと同様に、クアッドチャネルであり、クロック サイクルごとに最大 4 つの x86 命令をデコードできます。 すでに述べたように、Nehalem および Sandy Bridge のマイクロアーキテクチャでは、クロック サイクルごとに 16 バイトの命令ブロックがキャッシュからロードされ、予備デコード プロセス中にそこから個々の命令が抽出されます。 1つのコマンドの長さは原則として16バイトまでとなります。 ただし、コマンドの平均長は 4 バイトです。 したがって、平均して 4 つの命令が各ブロックにロードされ、4 チャネル デコーダを使用する場合、1 クロック サイクルで同時にデコードされます。
4 チャネル デコーダは、単純な命令を 1 つのマイクロ オペレーションにデコードする 3 つの単純なデコーダと、1 つの命令を 4 つのマイクロ オペレーションにデコードできる 1 つの複雑なデコーダ (4-1-1-1 タイプ デコーダ) で構成されます。 4 つを超えるマイクロオペレーションにデコードされるさらに複雑な命令の場合、そのような命令のデコードに使用される uCode Sequenser ブロックに複雑なデコーダが接続されます。
当然のことながら、クロック サイクルごとに 4 つの命令をデコードできるのは、1 つの 16 バイト ブロックに少なくとも 4 つの命令が含まれている場合のみです。 ただし、4 バイトを超える命令もあり、このような命令を 1 つのブロックに複数ロードするとデコード効率が低下します。
Nehalem および Sandy Bridge のマイクロアーキテクチャで命令をデコードする場合、Macro-Fusion と Micro-Fusion という 2 つの興味深いテクノロジが使用されます。
Macro-Fusion は、2 つの x86 命令を 1 つの複雑なマイクロオペレーションに融合したものです。 プロセッサ マイクロアーキテクチャの以前のバージョンでは、各 x86 命令は他の命令とは独立してデコードされていました。 Macro-Fusion テクノロジを使用すると、デコード中にいくつかの命令ペア (比較命令や条件付きジャンプ命令など) を 1 つのマイクロオペレーションにマージでき、その後 1 つのマイクロオペレーションとして実行されます。 Nehalem および Sandy Bridge マイクロアーキテクチャで Macro-Fusion テクノロジを効果的にサポートするには、融合されたマイクロオペレーションの実行をサポートできる拡張 ALU (算術論理演算ユニット) ブロックが使用されることに注意してください。 また、Macro-Fusion テクノロジを使用する場合は、プロセッサのクロック サイクルごとに 4 つの命令しかデコードできず (4 チャネル デコーダの場合)、Macro-Fusion テクノロジを使用する場合は、各クロック サイクルで 5 つの命令を読み取ることができ、変換されることにも注意してください。マージして 4 つにデコードします。
Macro-Fusion テクノロジーは Intel Core マイクロアーキテクチャでも使用されましたが、Nehalem マイクロアーキテクチャでは x86 命令のセットが拡張され、1 つのマイクロ操作への融合が可能になったことに注意してください。 さらに、Intel Core マイクロアーキテクチャでは、64 ビット プロセッサ動作モードでは x86 命令フュージョンがサポートされていませんでした。つまり、Macro-Fusion テクノロジは 32 ビット モードでのみ実装されていました。 Nehalem アーキテクチャでは、このボトルネックが解消され、マージ操作は 32 ビットと 64 ビットの両方のプロセッサ モードで機能します。 Sandy Bridge マイクロアーキテクチャでは、マージ操作が可能な x86 命令のセットがさらに拡張されました。
Micro-Fusion は、2 つのマイクロ操作 (x86 命令ではなく、マイクロ操作) を 2 つの基本アクションを含む 1 つにマージすることです。 その後、このようにマージされた 2 つのマイクロオペレーションが 1 つとして処理されるため、処理されるマイクロオペレーションの数が減り、クロック サイクルごとにプロセッサによって実行される命令の総数が増加します。 2 つのマイクロ操作をマージする操作は、マイクロ操作のすべてのペアで可能であるわけではないことは明らかです。 Sandy Bridge マイクロアーキテクチャは、Nehalem マイクロアーキテクチャとまったく同じ Micro-Fusion 操作 (同じマイクロ操作セットに対して) を使用します。
Nehalem マイクロアーキテクチャでプログラム命令をフェッチする手順について言えば、プログラム ループ検出ユニット (ループ ストリーム ディテクタ) の存在に注意する必要があります。これにより、命令フェッチのプロセスに参加し、実行の繰り返しを回避できます。同じ操作。 ループ ストリーム ディテクタ (LSD) は Intel Core マイクロアーキテクチャでも使用されていますが、Nehalem の LSD とは異なります。 したがって、Intel Core アーキテクチャは 18 命令に LSD バッファを使用し、デコーダの前に配置されます。 つまり、Intel Core アーキテクチャでは、18 個以下の命令を含むループのみを追跡および認識できます。 プログラム ループが検出されると、ループ内の命令はプログラムのフェッチ フェーズと分岐予測フェーズをスキップし、命令自体が生成されて LSD バッファからデコーダに配信されます。 これにより、一方ではプロセッサ コアの電力消費を削減でき、他方では命令フェッチ フェーズをバイパスできます。 ループ内に 18 を超える命令がある場合、そのたびに命令はすべての標準ステップを実行します。
Nehalem マイクロアーキテクチャでは、サイクル検出ユニットはデコーダの前ではなく後ろに配置され、すでにデコードされた 28 個の命令用に設計されています。 LSD は既にデコードされた命令を格納しているため、以前のように分岐予測とフェッチ フェーズだけでなく、デコード フェーズも「スキップ」します (実際、プロセッサ プリプロセッサはプログラム サイクルの実行中にオフになります)。 したがって、Nehalem では、命令がパイプラインをより速く、より頻繁に循環し、消費電力は Intel Core アーキテクチャよりも低くなります (図 4)。
米。 4. Intel Core および Nehalem マイクロアーキテクチャの LSD バッファ
Sandy Bridge マイクロアーキテクチャでは、開発者はさらに進んで、28 のマイクロオペレーション用の LSD バッファーとともに、デコードされたマイクロオペレーションのキャッシュ (デコードされた Uop キャッシュ) を使用しました。 5. デコードされたすべてのマイクロ操作がキャッシュに入ります。 デコードされたマイクロオペレーション キャッシュは、約 1500 マイクロオペレーション (中程度の長さのマイクロオペレーションについて話しているようです) 用に設計されており、これは約 6 KB x86 命令キャッシュに相当します。
米。 5. Sandy Bridge マイクロアーキテクチャのデコードされたマイクロ操作のキャッシュ
デコードされたマイクロオペレーション キャッシュの概念は、マイクロオペレーションのシーケンスをキャッシュに保存することです。 マイクロオペ キャッシュは単一命令レベルではなく、32 バイトのマイクロオペ ブロック レベルで動作します。 キャッシュ全体は、それぞれ 8 ラインずつの 32 セットに分割されます。 1 行に最大 6 つのマイクロ操作があります。 最大 3 行 (18 マイクロオペレーション) を 32 バイトのブロックにマッピングできます。 タグ付けは命令ポインタ (IP) に従って行われます。 予測された命令ポインタは命令キャッシュとマイクロオペ キャッシュの両方で並行してチェックされ、ヒットが発生すると、32 バイトのブロックを構成するラインがマイクロオペ キャッシュから捕捉され、キューに配置されます。 この場合、再度サンプリングとデコードを行う必要はない。
デコードされたマイクロ演算キャッシュの使用効率は、分岐予測ユニット (BPU) の効率に大きく依存します。 分岐予測ユニットは最新のすべてのプロセッサで使用されており、Sandy Bridge プロセッサでは Nehalem マイクロアーキテクチャの BPU と比較して大幅に改善されていることを思い出してください (図 6)。
米。 6. Sandy Bridge マイクロアーキテクチャの分岐予測 Un
分岐予測ユニットがプロセッサーにおいてなぜそれほど重要なのか、またそれがパフォーマンスにどのような影響を与えるのかを理解するには、事実上、多かれ少なかれ複雑なプログラムには条件付き分岐命令があることを思い出してください。 このような条件付きジャンプのコマンドは次のことを意味します。ある条件が真の場合は、あるアドレスからプログラムの実行を開始し、そうでない場合は別のアドレスからプログラムの実行を開始する必要があります。 プロセッサの観点から見ると、条件付きジャンプ命令は一種の障害となります。 実際、遷移条件が真か否かが明らかになるまで、プロセッサはプログラム コードのどの部分を次に実行するかが分からないため、アイドル状態にならざるを得ません。 これを回避するために、分岐予測ブロックが使用され、条件付きジャンプ コマンドが実行前であっても、そのコマンドがプログラム コードのどのセクションを指すかを推測しようとします。 分岐予測に基づいて、対応する 86 命令が L1 キャッシュまたはデコードされたマイクロオペレーション キャッシュからフェッチされます。
条件付き分岐命令に初めて遭遇すると、いわゆる静的予測が適用されます。 基本的に、BPU はどのプログラム ブランチが次に実行されるかを単純に推測します。 さらに、静的予測の基礎は、分岐命令を使用してループが継続するか終了するかを決定するときに、ほとんどの逆分岐が繰り返しループで発生するという仮定です。 ほとんどの場合、ループは継続するため、プロセッサはループ コードを再度実行します。 このため、静的予測では、すべての後方分岐が常に実行されると想定されます。
さまざまな条件付き遷移の結果の統計が蓄積されると (条件付き遷移の前履歴)、以前に行われた条件付き遷移の結果の統計の分析に基づく動的分岐予測アルゴリズムが使用されます。 動的分岐予測アルゴリズムは、分岐履歴テーブル (BHT) と命令アドレス記憶テーブル (分岐ターゲット バッファ、BTB) を使用します。 これらのテーブルには、すでに完了した分岐の結果に関する情報が記録されます。 BHT には、最後の数サイクルのすべての条件付き分岐が含まれています。 さらに、同じブランチを再選択する確率を示すビットがここに保存されます。 ビットは、以前の遷移の統計に基づいて割り当てられます。 標準的な二峰性 (2 ビット) デザインでは、分岐が頻繁に選択される、分岐が選択される、分岐が選択されない、分岐が選択されないことが多いという 4 つの確率があります。
分岐の投機的実行について決定を下すには、デバイスは分岐方向の L1 キャッシュ内のコードの正確な位置 (分岐のターゲットと呼ぶことにします) を知る必要があります。 すでに完了した分岐のターゲットは BTB に格納されます。 分岐が実行されると、BPU はテーブルから分岐ターゲットを取得し、そのアドレスで命令のフェッチを開始するようにプリプロセッサに指示します。
遷移予測の信頼性が BHT テーブルと BTB テーブルのサイズに依存することは明らかです。 これらのテーブルのエントリが多いほど、予測の信頼性が高くなります。
最新のプロセッサで分岐を正しく予測できる確率は非常に高く (約 97 ～ 99%)、実際には数分の 1 パーセント以内で競合が発生することに注意してください。
Sandy Bridge マイクロアーキテクチャでは、BPU がいくつか改善されました。 まず、BHT テーブル内の独自の確率を使用する各遷移ブランチの代わりに、同じ確率が複数のブランチに同時に適用されます。 その結果、BHTテーブルの最適化が可能となり、遷移予測の信頼性が向上します。
Sandy Bridge マイクロアーキテクチャにおける 2 番目の BPU の改善は、BTB テーブルの最適化です。 以前の VTB では、すべての分岐ターゲットを設定するために固定数のビットが使用され、それが不必要なスペースの浪費につながりましたが、現在では、分岐ターゲットの設定に使用されるビット数はアドレス自体に依存します。 実際、これにより、より多くのアドレスをテーブルに保存できるため、予測の信頼性が高まります。
BHT テーブルと BTB テーブルのサイズに関するこれ以上正確なデータはまだありません。
そこで、Sandy Bridge マイクロアーキテクチャのプリプロセッサの変更 (デコードされたマイクロオペレーションのキャッシュと更新された分岐予測ユニット) について話しました。 さらに進んでみましょう。
x86 命令をデコードするプロセスが完了すると、その実行段階が始まります。 最初に、追加のプロセッサ レジスタの名前が変更され、割り当てられます (Allocate/Rename/Retirement ブロック)。これらは命令セット アーキテクチャによって定義されていません。
レジスタの名前を変更すると、命令のアウトオブオーダー実行を実現できます。 レジスタ名の変更の背後にある考え方は次のとおりです。 x86 アーキテクチャでは、汎用レジスタの数は比較的少なく、32 ビット モードでは 8 つのレジスタ、64 ビット モードでは 16 つのレジスタが使用可能です。 実行中の命令がオペランド値がメモリからレジスタにロードされるのを待っていると想像してみましょう。 これは長い操作であるため、当面はオペランドが近い別の命令 (たとえば、1 次キャッシュ内) でこのレジスタを使用できるようにしておくとよいでしょう。 これを行うために、「保留中」レジスタの名前が一時的に変更され、名前変更履歴が追跡されます。 そして、「すぐに使える」レジスタには、オペランドを備えたコマンドをすぐに実行できるように、標準的な名前が割り当てられます。 データがメモリから到着すると、名前変更履歴がアクセスされ、元のレジスタが正しい名前に戻されます。 つまり、レジスターの名前変更技術を使用するとダウンタイムを短縮でき、名前変更の履歴を維持することで競合を平準化できます。
次の段階 (リオーダ バッファ - ReOrder Buffer、ROB) では、マイクロ操作は到着順から並べ替えられ (アウトオブオーダー)、後で実行ユニットでより効率的に実行できるようになります。 リオーダリング バッファ ReOrder Buffer とリタイアメント ユニットは 1 つのプロセッサ ブロックに結合されていますが、命令は最初にリオーダされ、リタイアメント ユニットは、実行命令を指定された順序で発行する必要がある場合に後で動作することに注意してください。プログラム。
Nehalem マイクロアーキテクチャでは、Intel Core マイクロアーキテクチャのリオーダリング バッファのサイズと比較して、リオーダリング バッファのサイズが一度に増加しました。 つまり、Intel Core が 98 のマイクロオペレーション向けに設計されている場合、Nehalem ではすでに 128 のマイクロオペレーションに対応できます。
次に、マイクロオペレーションが実行ユニット間で分散されます。 プロセッサ ブロックでは、リザベーション ステーションがマイクロ操作のキューを形成します。その結果、マイクロ操作は機能デバイスのポート (ディスパッチ ポート) の 1 つで終了します。 このプロセスはディスパッチと呼ばれ、ポート自体が機能デバイスへのゲートウェイとして機能します。
マイクロオペレーションはディスパッチポートを通過した後、さらなる実行のために適切な機能ブロックに送信されます。
Sandy Bridge マイクロアーキテクチャでは、Allocate/Rename/Retirement (Out-of-Order Cluster) クラスターが大幅に変更されました。 Intel Core および Nehalem マイクロアーキテクチャでは、各マイクロ操作には必要なオペランドのコピーがあります。 実際、これは、アウトオブオーダー命令実行クラスター ブロックが、マイクロ操作とそれに必要なオペランドを収容できる十分な大きさでなければならないことを意味します。 Nehalem アーキテクチャでは、オペランドのサイズは 128 ビットでしたが、AVX 拡張機能の導入により、オペランドのサイズは 256 ビットになる可能性があり、すべてのアウトオブオーダー命令クラスター ブロックのサイズを 2 倍にする必要があります。
ただし、Sandy Bridge マイクロアーキテクチャでは、代わりにマイクロ操作のオペランドを格納する物理レジスタ ファイル (PRF) が使用されます (図 7)。 これにより、マイクロオペレーション自体はオペランドへのポインターのみを保存できますが、オペランド自体は保存できません。 一方で、マイクロ操作をオペランドとともにパイプラインに沿って移動するには大量のエネルギー消費が必要となるため、このアプローチではプロセッサーの電力消費を削減できます。 一方、物理レジスタ ファイルを使用すると、チップ上のスペースを節約でき、解放されたスペースを使用して、アウトオブオーダー コマンド実行クラスター バッファー (ロード バッファー、ストア バッファー、リオーダー バッファー) のサイズを増やすことができます。 ) - 表を参照してください。 Sandy Bridge マイクロアーキテクチャでは、整数オペランド (PRF Integer) の物理レジスタ ファイルは 160 エントリ用に設計されており、浮動小数点オペランド (PRF Float Point) 用の物理レジスタ ファイルは 144 エントリ用に設計されています。
米。 7. Sandy Bridge マイクロアーキテクチャでの物理レジスタ ファイルの使用
Sandy Bridge アーキテクチャでは、プロセッサ コアの実行ユニットも大幅に再設計されています。 実際には、以前と同様に 6 つの機能デバイス ポート (コンピューティング用に 3 つ、メモリ操作用に 3 つ) がありますが、それらの目的と実行ユニット自体の目的は変更されています (図 8)。 Nehalem マイクロアーキテクチャに基づくプロセッサは、1 クロック サイクルで最大 6 つの演算を実行できることを思い出してください。 この場合、3 つの計算操作と 3 つのメモリ操作を同時に実行することが可能です。
米。 8. Sandy Bridge マイクロアーキテクチャの実行ユニット
Sandy Bridge アーキテクチャでは、3 つの実行ユニットにより、クロック サイクルごとに FP (浮動小数点) データで 8 つの演算、または 256 ビット AVX データで 2 つの演算が可能になります。
Sandy Bridge のマイクロアーキテクチャでは、3 つのアクチュエータだけでなく、メモリ操作の機能ブロックも変更されました。 Nehalem マイクロアーキテクチャには、メモリを操作するための 3 つのポートがあったことを思い出してください。ロード (データ読み込み)、ストア アドレス (アドレス ストレージ)、ストア データ (データ ストレージ) です。 9.
米。 9. Nehalem マイクロアーキテクチャでメモリを操作するための実行ユニット
Sandy Bridge マイクロアーキテクチャもメモリを操作するために 3 つのポートを使用しますが、2 つのポートはユニバーサルになっており、データのロード (Load) を実装できるだけでなく、アドレスの保存 (Store アドレス) も実行できます。 3 番目のポートは変更されておらず、データの保存 (ストア データ) を目的としています。 10.
米。 10. Sandy Bridge マイクロアーキテクチャでメモリを操作するための実行ユニット
したがって、L1 データ キャッシュとの対話のスループットが向上しました。 Nehalem マイクロアーキテクチャで、L1 データ キャッシュとメモリを操作する実行ユニットの間でクロック サイクルごとに 32 バイトのデータを転送できる場合、Sandy Bridge マイクロアーキテクチャでは、すでに 48 バイト (16 バイト (128 ビット) の 2 つの読み取りリクエスト) ) および 1 回の書き込みリクエスト (最大 16 バイトのデータ)。
Sandy Bridge マイクロアーキテクチャに基づくプロセッサ コアの説明を終えるために、すべてをまとめてみましょう。 図では、 図 11 は、Sandy Bridge マイクロアーキテクチャに基づくプロセッサ コアのブロック図を示しています。 黄色は Sandy Bridge マイクロアーキテクチャ内の変更されたブロックまたは新しいブロックを示し、青色は Nehalem マイクロアーキテクチャと Sandy Bridge マイクロアーキテクチャの両方に存在するブロックを示します。
米。 11. Sandy Bridge マイクロアーキテクチャと Nehalem マイクロアーキテクチャの違い
(共有ブロックは青色でマークされており、変更されたブロックまたは新しいブロックです
Sandy Bridge マイクロアーキテクチャ - 黄色)
Sandy Bridge マイクロアーキテクチャの環状バス
Nehalem マイクロアーキテクチャでは、各 L2 キャッシュとすべてのコア間で共有される L3 キャッシュ間の対話は、約 1,000 接点の内部特殊プロセッサ バスと、個々のプロセッサ ブロック (メモリ コントローラー、グラフィックス コントローラーなど) 間の対話を介して実行されました。 QPIバスを介して実行されました。 Sandy Bridge マイクロアーキテクチャでは、QPI バスと L2 キャッシュと L3 キャッシュ間の対話用のバスが新しいリング バスに置き換えられます (図)。 12. これにより、各プロセッサ コアの L2 キャッシュと L3 キャッシュ間の対話を整理できるようになり、グラフィックス コア (GPU) およびビデオ トランスコーディング エンジンによる L3 キャッシュへのアクセスも提供されます。 また、メモリコントローラへのアクセスも同一リングバス経由で実現します。 ついでに言えば、インテルでは現在、L3 キャッシュを最終レベル キャッシュ (Last Level Cache、LLC)、L2 キャッシュを中間キャッシュ (Middle Level Cache、MLC) と呼んでいます。
米。 12. Sandy Bridge マイクロアーキテクチャの環状バス
リング バスは、256 ビット (32 バイト) データ リング、要求リング、確認応答リング、およびスヌープ リングの 4 つの個別のバスを結合します。
リングバスの使用により、L3 キャッシュの待ち時間が短縮されました。 したがって、前世代のプロセッサ (Westmere) では、L3 キャッシュへのアクセス遅延は 36 サイクルですが、Sandy Bridge プロセッサでは 26 ～ 31 サイクルです。 さらに、L3 キャッシュはコア周波数で動作するようになりました (Westmere プロセッサでは、L3 キャッシュの動作周波数がコア周波数と一致しませんでした)。
L3 キャッシュ全体は個別のセクションに分割され、それぞれが個別のプロセッサ コアに関連付けられます。 同時に、各コアは L3 キャッシュ全体にアクセスできます。 L3 キャッシュの割り当てられた各セクションには、リング バス アクセス エージェントが装備されています。 同様のアクセス エージェントは、各プロセッサ コアの L2 キャッシュ、グラフィックス コア、およびメモリ コントローラーと通信するシステム エージェント内にあります。
結論として、Sandy Bridge マイクロアーキテクチャの L3 キャッシュは、L2 キャッシュ (Nehalem マイクロアーキテクチャと同様) に関して完全に包括的 (含む) のままであることに注意してください。
Sandy Bridge マイクロアーキテクチャのグラフィックス コア
Sandy Bridge マイクロアーキテクチャの主な革新の 1 つは、新しいグラフィックス コアです。 すでに述べたように、Clarkdale/Arrandale プロセッサのグラフィックス コアとは異なり、プロセッサの計算コアと同じチップ上に配置され、さらにリング バス経由で L3 キャッシュにアクセスできます。 さらに、予想どおり、新しいグラフィックス コアのパフォーマンスは、Clarkdale/Arrandale プロセッサのグラフィックス コアのパフォーマンスの約 2 倍になります。 もちろん、Sandy Bridge プロセッサのグラフィックス コアは、ディスクリート グラフィックスとパフォーマンスで比較できません (ちなみに、新しいコアの DirectX 11 サポートは発表されていません)。ただし、公平を期すために、このコアはゲーム用として位置付けられていないことに注意してください。解決。
新しいグラフィックス コアには、(プロセッサ モデルに応じて) 6 または 12 個の実行ユニット (実行ユニット、EU) が含まれる場合がありますが、数百個ある NVIDIA または AMD GPU の統合シェーダ プロセッサとは比較できません (図13）。 このグラフィックス コアは、主に 3D ゲームではなく、ハードウェア ビデオのデコードとエンコード (HD ビデオを含む) に重点を置いています。 つまり、グラフィックス コア構成にはハードウェア デコーダーが含まれます。 これらは、解像度の変更 (スケーリング)、ノイズ低減 (ノイズ除去フィルタリング)、インターリーブされたラインの検出と削除 (デインターレース/フィルムモード検出)、および詳細を改善するためのフィルターを使用するツールによって補完されます。 再生画像を向上させる後処理には、STE (Skin Tone Enhancement)、ACE (Adaptive Contrast Enhancement)、TCC (Total Color Management) が含まれます。
米。 13. Sandy Bridge マイクロアーキテクチャのグラフィックス コアのブロック図
マルチフォーマット ハードウェア コーデックは MPEG-2、VC1、および AVC フォーマットをサポートし、特殊なハードウェアを使用してすべてのデコード ステップを実行しますが、現行世代の統合 GPU は汎用 EU 実行ユニットを使用してこの機能を実行します。
新しいインテル ターボ ブースト モード
Sandy Bridge プロセッサの注目すべき機能の 1 つは、新しいターボ ブースト モードのサポートです。 ターボ ブースト テクノロジの意味は、特定の条件下でプロセッサ コアのクロック周波数を動的にオーバークロックすることであることを思い出してください。
ターボ ブースト テクノロジを実装するために、プロセッサには特別な機能ブロック PCU (電源制御ユニット) があり、プロセッサ コアの負荷レベル、プロセッサ温度を監視し、各コアへの電力供給とクロック周波数の調整も行います。 PCU の不可欠な部分は、いわゆるパワー ゲートであり、各プロセッサ コアを個別に C6 電源モードに切り替えるために使用されます (実際、パワー ゲートはプロセッサ コアを VCC 電源ラインから切断または接続します)。
Clarkdale および Arrandale プロセッサでは、ターボ ブースト モードは次のように実装されます。 一部のプロセッサ コアがアンロードされている場合、それらは Power Gate ユニットを使用して電力線から単純に切断されます (消費電力はゼロです)。 したがって、プロセッサの消費電力が TDP を超えないように、ロードされている残りのコアのクロック周波数と電源電圧を数段階 (それぞれ 133 MHz) ずつ動的に増加させることができます。 つまり、いくつかのコアを無効にすることで実際に節約された消費電力は、残りのコアのオーバークロックに使用されますが、オーバークロックの結果としての消費電力の増加が節約された消費電力を超えないようにします。 さらに、すべてのプロセッサ コアが最初にロードされる場合にもターボ ブースト モードが実装されますが、その消費電力は TDP 値を超えません。
統合グラフィックスを備えた Arrandale モバイル プロセッサでは、ターボ ブースト テクノロジがプロセッサ コアだけでなくグラフィック コアにも拡張されています。 つまり、現在の温度と消費電力に応じて、プロセッサ コアだけでなくグラフィック コアもオーバークロックされます。 たとえば、一部のアプリケーションで主な負荷がグラフィックス プロセッサにかかり、プロセッサ コアが十分に活用されていない場合、保存された TDP はグラフィックス コアのオーバークロックに使用されますが、グラフィックス コアの TDP 制限を超えないようにします。
Sandy Bridge プロセッサ (デスクトップとモバイルの両方) のグラフィックス コアは基本的にコンピューティング コアと同じプロセッサ コアであるため、Turbo Boost テクノロジはコンピューティング コアとグラフィックス コアの両方に拡張されます。 さらに (これが主な革新です)、新しいバージョンのターボ ブースト モードでは、コアを短時間オーバークロックするときにプロセッサの TDP を超える機能が提供されます。
実際、TDP を超えた場合、プロセッサーはすぐに過熱するのではなく、一定時間が経過した後に過熱します。 多くのアプリケーションでは、プロセッサーの負荷が 100% になるのは断続的かつ非常に短い期間だけであることを考慮すると、これらの期間中にプロセッサーのクロック周波数をオーバークロックして TDP 制限を超えることができます。
Sandy Bridge プロセッサは、ターボ ブースト モードで最大 25 秒間 TDP を超える能力があります (図 14)。
結論
Sandy Bridge マイクロアーキテクチャのレビューをまとめてみましょう。 この新しいマイクロアーキテクチャは、Nehalem マイクロアーキテクチャの大幅に再設計されたバージョンです。 技術革新には、デコードされたマイクロオペレーションのキャッシュの使用、再設計された分岐予測ユニット、物理レジスタ ファイルの使用、アウトオブオーダー コマンド実行クラスター バッファのサイズの増加、プロセッサ実行ユニットとメモリ ユニットの改善などがあります。 。 さらに、Sandy Bridge プロセッサはリング バスを使用して、プロセッサ コアが L3 キャッシュとメモリにアクセスできるようにします。 Sandy Bridge プロセッサには、L3 キャッシュにアクセスできる、より強力な新しいグラフィックス コアも搭載されました。
さらに、Sandy Bridge プロセッサーには、プロセッサーのパフォーマンスを最大限に引き出すことができる新しいターボ ブースト モードが搭載されています。
Sandy Bridge GPU の機能は、一般に、前世代の同様の Intel ソリューションと同等ですが、DirectX 10 の機能に加えて、期待されていた DirectX 11 のサポートではなく、DirectX 10.1 のサポートが追加されました。 OpenGL をサポートするアプリケーションの多くは、この無料 API 仕様のバージョン 3 とのハードウェア互換性のみに限定されています。
それにもかかわらず、Sandy Bridge グラフィックスには非常に多くの革新があり、それらは主に 3D グラフィックスを使用する際のパフォーマンスを向上させることを目的としています。
Intel の担当者によると、新しいグラフィックス コアの開発時に主に重点を置いたのは、3D 関数を計算するためのハードウェア機能を最大限に活用することであり、メディア データの処理についても同様でした。 このアプローチは、たとえば NVIDIA や、Larrabee の開発のために Intel 自体が採用した完全にプログラム可能なハードウェア モデル (テクスチャ ユニットを除く) とは根本的に異なります。
ただし、Sandy Bridge の実装では、プログラマブルな柔軟性からの脱却には否定できない利点があり、そのため、統合グラフィックスにとってより重要な利点が、操作実行時のレイテンシーの短縮、エネルギーを背景としたパフォーマンスの向上という形で実現されます。節約、ドライバー プログラミング モデルの簡素化、そして重要なことに、グラフィックス モジュールの物理サイズの節約が可能です。
Sandy Bridge グラフィックス用のプログラマブル実行シェーダ モジュールは、Intel では伝統的に「実行ユニット」(EU、Execution Units) と呼ばれており、レジスタ ファイル サイズが増加することにより、複雑なシェーダの効率的な実行が可能になるという特徴があります。 また、新しい実行ユニットでは分岐の最適化が使用され、実行されるコマンドの並列化が向上します。
Intel の担当者によると、一般に、新しい実行ユニットは、前世代の統合グラフィックスと比較してスループットが 2 倍になり、ハードウェアの使用を重視しているため、超越数 (三角法、自然対数など) を使用した計算のパフォーマンスが向上したとのことです。モデルの計算能力は 4 ～ 20 倍に増加します。
Sandy Bridge で多数の新しい命令セットが追加されて強化された内部命令セットにより、CISC アーキテクチャの場合と同様に、ほとんどの DirectX 10 API 命令を 1 対 1 の方法で分散できるため、パフォーマンスが大幅に向上します。同じクロック速度。
動的に構成可能なセグメンテーションを備えた高速リング バスを介した分散 L3 キャッシュへの高速アクセスにより、レイテンシが短縮され、パフォーマンスが向上し、同時に RAM への GPU アクセスの頻度が減少します。
環状バス
近年のインテル プロセッサーのマイクロアーキテクチャーの最新化の歴史全体は、以前はプロセッサーの外部 (チップセットやマザーボードなど) に配置されていた多数のモジュールや機能を単一のチップに一貫して統合することと密接に関係しています。 したがって、プロセッサのパフォーマンスとチップの統合度が向上するにつれて、内部コンポーネント間バスのスループットの要件も加速度的に増加しました。 当面は、グラフィックス チップをアランデール/クラークデール チップ アーキテクチャに導入した後でも、通常のクロス トポロジを使用してコンポーネント間バスを使用することができました。それで十分でした。
ただし、このようなトポロジの効率は、データ交換に参加するコンポーネントの数が少ない場合にのみ高くなります。 Sandy Bridge マイクロアーキテクチャでは、システム全体のパフォーマンスを向上させるために、開発者は、拡張された QPI (QuickPath Interconnect) テクノロジの新バージョンに基づく 256 ビットのコンポーネント間バスのリング トポロジ (図 6.1) に注目することにしました。 、Nehalem サーバー チップ EX (Xeon 7500) のアーキテクチャに修正され、最初に実装されましたが、Larrabee チップ アーキテクチャと組み合わせて使用することが計画されています。
デスクトップおよびモバイル システム用の Sandy Bridge アーキテクチャ バージョンのリング インターコネクトは、チップの 6 つの主要コンポーネント間でデータを交換する役割を果たします。4 つの x86 プロセッサ コア、グラフィックス コア、L3 キャッシュ (現在は LLC (Last Level Cache) と呼ばれています)、システムエージェント。 バスは 4 つの 32 バイト リング (データ リング、リクエスト リング、スヌープ リング、確認応答リング) で構成されます。実際には、これにより、64 バイト インターフェイスの最終レベル キャッシュへのアクセスを 2 つの異なるパッケージに共有できます。 バスは分散調停通信プロトコルを使用して制御され、リクエストのパイプライン処理はプロセッサ コアのクロック周波数で行われるため、オーバークロック時のアーキテクチャの柔軟性がさらに高まります。 リング バスのパフォーマンスは、3 GHz でリンクごとに 96 GB/秒と評価され、前世代の Intel プロセッサより実質 4 倍高速です。
図6.1。 リング相互接続
リング トポロジとバス構成により、リクエスト処理時の遅延が最小限に抑えられ、コアやその他のコンポーネントの数が異なるチップ バージョンに対してテクノロジーの最大のパフォーマンスと優れたスケーラビリティが保証されます。 同社の代表者によると、将来的には、チップあたり最大 20 個のプロセッサ コアをリング バスに「接続」できるようになり、ご理解のとおり、このような再設計は、柔軟で応答性の高い形式で非常に迅速に実行できるようになります。現在の市場ニーズへの対応。 さらに、リング バスは物理的に最上位メタライゼーション層の L3 キャッシュ ブロックの真上に配置されているため、設計レイアウトが簡素化され、よりコンパクトなチップが可能になります。
1. Sandy Bridge マイクロアーキテクチャ: 概要
Sandy Bridge チップは、2 ～ 4 コアの 64 ビット プロセッサで、 ● アウトオブオーダー コマンド実行シーケンス、 ● コアあたり 2 つのデータ ストリーム (HT) のサポート、 ● クロック サイクルあたり 4 つのコマンドの実行。 ● 統合グラフィックス コアと統合 DDR3 メモリ コントローラーを搭載。 ● 新しいリング バスを搭載。 ● 3 オペランドおよび 4 オペランド (128/256 ビット) AVX (Advanced Vector Extensions) ベクトル コマンドをサポート。 その生産は、インテルの 32 nm 技術プロセスに準拠したラインで確立されています。
したがって、2011 年から出荷される、モバイルおよびデスクトップ システム用の新世代のインテル Core 2 プロセッサーを一言で説明できます。
Sandy Bridge MA ベースの Intel Core II MP は、新しいバージョンで提供されます。 1155 接点設計 LGA1155システム ロジック セット (Intel B65 Express、H61 Express、H67 Express、P67 Express、Q65 Express、Q67 Express および 68 Express、Z77) を備えた Intel 6 シリーズ チップセット上の新しいマザーボード用。
ほぼ同じマイクロアーキテクチャがサーバー ソリューションに関連します インテル サンディ ブリッジ-Eプロセッサ コアの数の増加 (最大 8)、プロセッサ ソケットの形式の違いがあります。 LGA2011、L3 キャッシュの大型化、DDR3 メモリ コントローラーの数の増加、PCI-Express 3.0 のサポート。
前世代、マイクロアーキテクチャ ウェストミアデザインだった 2つの結晶でできている: ● 32 nm プロセッサ コアと ● グラフィックス コアとメモリ コントローラを搭載した追加の 45 nm 「コプロセッサ」。単一の基板上に配置され、QPI バス経由でデータを交換します。 統合されたハイブリッド チップ (中央)。
Sandy Bridge MA を作成する際、開発者はすべての要素を単一の 32 nm チップ上に配置し、古典的なバス設計を放棄して新しいリング バスを採用しました。
Sandy Bridge アーキテクチャの本質は変わりません。各コアの「個別の」効率を向上させることで、プロセッサの全体的なパフォーマンスを向上させることに重点が置かれています。
Sandy Bridge チップの構造は次のように分類できます。 必須の要素: ■ プロセッサ コア、 ■ グラフィック コア、 ■ L3 キャッシュ メモリ、 ■ システム エージェント。 この構造の各要素の目的と実装の特徴について説明します。
近年のインテル プロセッサー マイクロアーキテクチャの最新化の歴史全体がつながっています 以前は MP の外側にあったモジュールや機能の増加を単結晶に一貫して統合します。: チップセット上、マザーボード上など。 プロセッサのパフォーマンスとチップの統合度が向上するにつれて、内部コンポーネント間バスのスループットの要件も加速度的に増加しました。 以前は、クロス トポロジを備えたコンポーネント間バスで対応していましたが、それだけで十分でした。
ただし、このようなトポロジの効率は、データ交換に参加するコンポーネントの数が少ない場合にのみ高くなります。 サンディブリッジが向きを変えた リングトポロジ 256 ビットコンポーネント間バスベースの 新しいバージョン QPI(クイックパス相互接続)。
タイヤが使われているのは、 チップコンポーネント間のデータ交換:
● 4 MP x86 コア、
●グラフィックコア、
● L3 キャッシュと
● システムエージェント。
バスは 4 つの 32 バイトで構成されます 指輪:
■ データリング、 ■ リクエストリング、
■ ステータス監視バス (スヌープ リング) および ■ 確認バス (Acknowledge リング)。
バス管理は次を使用して実行されます。 分散アービトレーション用の通信プロトコル一方、リクエストのパイプライン処理はプロセッサ コアのクロック周波数で行われるため、オーバークロック時に MA にさらなる柔軟性が与えられます。 タイヤの性能は次のように評価されます。 96GB/秒クロック周波数での接続ごと 3GHz、これは前世代の Intel プロセッサーの 4 倍です。
リング トポロジとバス構成により、 ● リクエスト処理時の遅延の最小化、 ● 最大のパフォーマンス、 ● さまざまな数のコアやその他のコンポーネントを備えたチップ バージョンのテクノロジの優れた拡張性が保証されます。
将来的には環状バスに「接続」される可能性も 20までチップあたりのプロセッサ コアの数が多く、そのような再設計は、現在の市場のニーズに柔軟に対応して非常に迅速に行うことができます。
さらに、リング バスは物理的に最上位メタライゼーション層の L3 キャッシュ ブロックの真上に配置されているため、設計レイアウトが簡素化され、よりコンパクトなチップが可能になります。
歯周病に対する副子固定 |
添え木- 歯周病の治療方法の 1 つで、歯の喪失（除去）の可能性を減らすことができます。 副木固定の主な適応症整形外科の診療 - 歯の病理学的可動性の存在。 副子固定は、慢性歯周炎の存在下での治療後の歯周組織の再炎症を防ぐためにも望ましい。 タイヤは取り外し可能なものと取り外し不可能なものがあります。
利点へ 固定タイヤこれには、取り外し可能な義歯では得られない、あらゆる方向の影響による歯周過負荷の防止が含まれます。 スプリントの種類の選択は多くのパラメータに依存しますが、病気の病因やスプリントの生体力学的原理に関する知識がなければ、治療の効果は最小限になります。 あらゆるタイプの副木構造の使用の適応には次のようなものがあります。 これらのパラメータを分析するには、X 線データやその他の追加の研究方法が使用されます。 歯周病の初期段階で、顕著な組織損傷（ジストロフィー）がない場合には、副子固定を省略できます。 副木のプラス効果について次の点が含まれます。 1.
スプリントは歯の可動性を低下させます。 スプリント構造の剛性により歯の緩みが防止され、歯の振動の振幅がさらに増大したり、歯が損失したりする可能性が低くなります。 それらの。 歯は副木が許す範囲内でのみ動くことができます。 すべての患者に永久副子が装着されているわけではありません。病気の臨床像、口腔衛生状態、歯垢の存在、歯肉の出血、歯周ポケットの重症度、歯の可動性の重症度、歯の移動の性質などが考慮されます。 永久副木構造の使用の絶対的な適応には、歯根の長さの 1/4 以下の歯槽突起の萎縮を伴う顕著な歯の可動性が含まれます。 より顕著な変化の場合は、口腔内の炎症性変化の予備治療が最初に実行されます。 取り付けられるタイヤの種類によって異なります 顎の歯槽突起の萎縮の重症度について、歯の可動性の程度、位置など。 したがって、顕著な可動性と高さの 1/3 までの骨突起の萎縮がある場合には、固定式プロテーゼが推奨されますが、より重篤な場合には、取り外し可能な固定式プロテーゼの使用が可能です。 副木の必要性を判断する場合、口腔の衛生状態が非常に重要です。歯科治療、炎症性変化の治療、歯石の除去、さらには厳密な適応がある場合には一部の歯の除去も行われます。 これらすべてにより、副木による治療が成功する可能性が最大限に高まります。 整形外科歯科における固定副子 整形外科におけるスプリントは、病的な歯の動揺が検出される歯周病の治療に使用されます。 副木固定の有効性は、他の医学的治療法と同様、病気の段階、つまり治療開始のタイミングによって異なります。 スプリントは歯への負担を軽減し、歯周炎を軽減し、治癒と患者全体の健康状態を改善します。 タイヤには次の特性が必要です。 取り外しできないタイヤには次の種類があります。 リングタイヤ。
ハーフリングタイヤ。
キャップの添え木。
インレータイヤ。
クラウンとハーフクラウンのスプリント。
歯間（歯間）スプリント。 トレイマン、ヴァイゲル、ストルンツ、マムロック、コーガン、ブルンのタイヤこれらの「名前」タイヤの中には、すでにその関連性を失ったものもあれば、現代化されたものもあります。 固定補綴副子特殊なタイプのタイヤです。 これらは、歯周病の治療と欠損歯の補綴という 2 つの問題の解決策を組み合わせたものです。 この場合、スプリントは橋のような構造をしており、主な咀嚼負荷は、欠損した歯の代わりに補綴物自体にかかるのではなく、隣接する歯の支持台にかかります。 したがって、取り外し不可能な構造による副子固定にはかなりの数のオプションがあり、医師は病気の特徴、特定の患者の状態、その他多くのパラメータに応じて技術を選択できます。 整形外科歯科における取り外し可能な副子 歯列が保存されている場合は、次の方法を使用します。 タイヤの種類: エルブレヒトのタイヤ。
円形のタイヤ。
歯の喪失は歯周病を引き起こす可能性があるという事実を考慮すると、失った歯を補うことと歯周病の予防手段として副子を使用するという2つの問題を解決する必要があります。 各患者は病気の独自の特徴を持っているため、スプリントの設計上の特徴は厳密に個別になります。 多くの場合、歯周病やその他の病状の発症を防ぐために、一時的な副木を備えた補綴物が許可されています。 いずれの場合も、特定の患者の最大の治療効果に貢献する活動を計画する必要があります。 したがって、スプリントのデザインの選択は、欠損歯の数、歯列の変形の程度、歯周病の存在と重症度、年齢、病状と咬合の種類、口腔衛生、その他多くのパラメータによって異なります。 一般に、歯が数本なく、重度の歯周病変がある場合には、取り外し可能な義歯が優先されます。 プロテーゼのデザインは厳密に個別に選択されるため、医師の診察が数回必要になります。取り外し可能なデザインが必要です 慎重な計画と特定の一連のアクション: 歯周病の診断と検査を行います。 すべての作業手順がここにリストされているわけではありませんが、このリストでも、取り外し可能な副木 (補綴副木) の製造手順の複雑さを示しています。 製造の複雑さは、患者との数回のセッションの必要性と、医師の最初の診察から最後の診察までの時間の長さを説明しています。 しかし、あらゆる努力の結果は常に同じであり、解剖学と生理学が回復し、健康の回復と社会復帰につながります。 出典: www.DentalMechanic.ru |
興味深い記事:
月経問題はハゲを解決します
id="0">ドイツの科学者によると、アメリカインディアンが月経周期を正常化するために使用していたこの植物は、ハゲを取り除くことができるそうです。ルール大学の研究者らは、ブラックコホシュは、ホルモンバランスの乱れに伴う脱毛を止め、さらには髪の成長と太さを促進することができる初めて知られたハーブ成分であると主張しています。
女性ホルモンであるエストロゲンのような物質は、インディアンによって何世代にもわたって使用されており、米国では今でもリウマチ、腰痛、月経不順の治療のためのホメオパシー療法として販売されています。
ブラックコホシュは北米東部に生育し、高さは3メートルに達します。
研究者らによると、薬の効果を検査するために、新しい穏やかな検査システムが使用されたという。 モルモットは実験動物として使われました。 今ではおそらくもっと毛むくじゃらになっているでしょう。
腰椎椎間板ヘルニアの神経合併症に対する脳神経外科的治療
id="1">
KB イルイソフ、M.M. マミトフ、K.E. エステメソフ。
キルギス国立医学アカデミー、キルギス共和国ビシュケク。
導入。
椎間板原性腰仙骨神経根炎および腰椎椎間板ヘルニアの他の圧迫合併症は、末梢神経系の疾患の中で主要な位置を占めています。 それらはこれらの疾患の総数の 71 ～ 80%、中枢神経系の全疾患の 11 ～ 20% を占めます。 これは、腰椎椎間板の病状が国民の間でかなり広く蔓延しており、主に若年層と労働年齢（20～55歳）の人々に影響を及ぼし、一時的および/または永久的な障害をもたらしていることを示しています。 。
特定の形態の椎間板原性腰仙神経根炎は非定型的に発生することが多く、その認識は重大な困難を引き起こします。 これは、例えば、腰椎椎間板ヘルニアによる神経根病変に当てはまります。 根が追加の根髄動脈に付随して圧迫されている場合、より重篤な合併症が発生する可能性があります。 このような動脈は脊髄への血液供給に関与しており、その閉塞によりいくつかの部分に梗塞が生じる可能性があります。 この場合、真性錐体症候群、エピコーヌス症候群、または錐体・エピコーヌス症候群の複合型が発症します。 。
腰椎椎間板ヘルニアとその合併症の治療にはほとんど注意が払われているとは言えません。 近年、整形外科医、神経内科医、神経外科医、放射線科医、その他の専門家の参加を得て、数多くの研究が行われています。 この問題の多くの規定を再評価し、再考することを余儀なくされた、最も重要な事実が得られました。
しかし、多くの理論的および実際的な問題に関しては依然として反対の見解があり、特に病因、診断、および最も適切な治療法の選択の問題についてはさらなる研究が必要です。
この研究の目的は、局所診断と外科的治療法の改善により、腰椎椎間板ヘルニアの神経合併症患者の脳神経外科治療成績を向上させ、安定した回復を達成することでした。
材料と方法。
1995 年から 2000 年までの期間。 私たちは、後方神経外科的アプローチを使用して、腰椎椎間板ヘルニアの神経学的合併症を患う 114 人の患者を検査し、手術しました。 その中には男性64名、女性50名が含まれていました。 すべての患者は、顕微神経外科技術と器具を使用して手術されました。 患者の年齢は20～60歳と幅広く、患者の大半は25～50歳で、ほとんどが男性であった。 主要グループは、重度の痛みに加えて、急性または徐々に発症した運動障害および感覚障害、ならびに骨盤臓器の重大な機能不全を抱え、半側切除術や椎弓切除術などの広範囲のアプローチを使用して手術を行った61人の患者で構成されていました。 対照群は、層間アプローチを使用して手術を受けた53人の患者で構成されました。
結果。
腰椎椎間板ヘルニアの神経合併症の臨床的特徴が研究され、脊髄根損傷の特徴的な臨床症状が特定されました。 39人の患者は、下肢の筋肉の麻痺が前面に出た、特異な臨床像を伴う特殊な形態の椎間板原性神経根炎を特徴としていた（27例で両側性、12例で片側性）。 この過程は馬尾に限定されず、脊椎の症状も検出されました。
37人の患者には脊髄円錐損傷があり、特徴的な臨床症状は会陰部の感覚喪失、肛門性器感覚異常、骨盤臓器の末梢機能不全であった。
38 人の患者の臨床像は、足の麻痺を伴う骨髄性間欠性跛行の現象によって特徴づけられました。 下肢の筋肉の筋膜性けいれんが認められ、骨盤臓器の顕著な機能不全、つまり尿失禁と便失禁が見られました。
椎間板ヘルニアによる脊髄根の損傷のレベルと性質の診断は、徹底的な神経学的検査、X線（患者102人）、X線造影（患者30人）、コンピューター断層撮影 (患者 45 人) と磁気共鳴 (患者 27 人) の研究。
手術の適応を選択する際には、徹底的な神経学的検査で特定された腰椎椎間板ヘルニアの神経学的合併症の臨床像を参考にしました。 絶対的な兆候は、患者における馬尾根部圧迫症候群の存在であり、その原因は内側に位置する椎間板断片の脱出でした。 この場合、骨盤臓器の機能不全が主でした。 2 番目の否定できない兆候は、下肢の麻痺または麻痺の発症を伴う運動障害の存在でした。 3 番目の兆候は、保存的治療には適さない重度の痛みの存在でした。
腰椎椎間板ヘルニアの神経学的合併症の脳神経外科的治療は、馬尾根の圧迫または反射性血管栄養性病理を直接引き起こす、病的に変化した脊椎構造を除去することから構成されていました。 根の一部として走り、脊髄の下部への血液供給に関与する血管。 病的に変化した脊椎の解剖学的構造には、変性した椎間板の要素が含まれていました。 骨棘; 黄色靱帯、アーチ、関節突起の肥大。 硬膜外腔の静脈瘤。 顕著な瘢痕性癒着性硬膜上膜炎など。
アプローチの選択は、最小限の外傷、介入対象の最大限の視認性、術中および術後の合併症の可能性を最小限に抑えるという、外科的介入の基本要件を満たすことに基づいて行われました。 これらの要件に基づいて、我々は腰椎椎間板ヘルニアの神経合併症に対する脳神経外科的治療において、片側および椎弓切除術（部分切除、完全切除）、および片方の椎弓切除術などの後部拡張アプローチを使用しました。
私たちの研究では、腰椎椎間板ヘルニアの神経合併症に対する手術114件のうち、61件で意図的に延長手術を受ける必要がありました。 椎弓間アプローチよりも片側椎弓切除術 (52 人の患者)、1 つの椎骨の椎弓切除術 (9 人の患者) が優先され、53 例で使用され、外科的治療の結果を比較評価するための対照群として機能しました (表 1)。
外科的介入のすべてのケースにおいて、瘢痕と硬膜外癒着を分離する必要がありました。 外科的創傷がかなりの深さと相対的な狭さによって区別され、瘢痕癒着プロセスには脊椎運動セグメントの機能的に重要な神経血管要素のみが関与することを考えると、この状況は神経外科の実践において特別な重要性を獲得する。
表1。 椎間板ヘルニアの発生部位によって手術の範囲が異なります。
|
椎間板ヘルニアの局在化 |
合計 |
イル |
GLE |
ル |
|
後外側 |
||||
|
パラメディアン |
||||
|
真ん中 |
||||
|
合計 |
単語の略語: ILE-椎弓間切除術、GLE-片側椎弓切除術、LE-椎弓切除術。
脳神経外科治療の即時結果は、次のスキームに従って評価されました。
-良好：腰と脚の痛みの欠如、動きと感度の完全またはほぼ完全な回復、下肢の筋肉の良好な緊張と強さ、骨盤臓器の障害された機能の回復、労働能力は完全に保存されています。 。
満足：痛みの大幅な回復、動きと感度の不完全な回復、脚の筋肉の良好な緊張、骨盤臓器の機能の大幅な改善、労働能力はほぼ維持または低下しています。
不満足：疼痛症候群の不完全な退行、運動障害および感覚障害が持続し、下肢の筋緊張と筋力が低下し、骨盤臓器の機能が回復せず、作業能力が低下するか障害が生じる。
主要グループ（患者61人）では、以下の結果が得られた：良好 - 45人の患者（72％）、満足 - 11人（20％）、不満足 - 5人の患者（8％）。 最近の5人の患者のうち、手術は6か月以内に行われました。 合併症の発症の瞬間から最長3年。
対照群（患者 53 人）では、即時の結果は次のとおりでした。良好 - 5 人の患者（9.6%）、満足 - 19 人（34.6%）、不満足 - 29 人（55.8%）。 これらのデータにより、腰椎椎間板ヘルニアの神経合併症に対する層間アプローチは効果がないと考えることができました。
私たちの研究結果を分析したところ、文献に記載されている重篤な合併症（血管や腹部臓器の損傷、空気塞栓症、椎体の壊死、椎間板炎など）は認められませんでした。 これらの合併症は、光学拡大、顕微手術器具の使用、病変のレベルと性質の正確な術前決定、適切な麻酔、および術後の患者の早期動員によって防止されました。
私たちの観察の経験に基づいて、腰椎椎間板ヘルニアの神経学的合併症を有する患者の治療において早期に外科的介入を行うと、より好ましい予後が得られることが証明されている。
したがって、局所診断法と微細神経外科技術の複合体を拡張外科的アプローチと組み合わせて使用することは、患者の労働能力を効果的に回復し、入院期間を短縮し、さらに神経合併症を有する患者の外科的治療の結果を改善するのに役立ちます。腰椎椎間板ヘルニアのこと。
文学：
1. Verkhovsky A.I. 再発性腰仙骨神経根炎のクリニックと外科的治療 // 論文の要約。 ディス…キャンド。 ハニー。 科学。 - L.、1983年。
2. ゲルフェンバイン M.S. 腰椎手術後の慢性疼痛症候群の治療に特化した国際会議「疼痛管理」98 インチ (腰部手術失敗症候群) // 脳神経外科。 - 2000。 - No. 1-2。 - P. 65 。
3. Dolgiy A. S.、Bodrakov N. K. 神経外科クリニックにおける腰仙骨ヘルニア患者の外科的治療の経験 // 神経内科と脳神経外科の現在の問題。 - ロストフ、日付なし、1999年。 - P. 145。
4. ムサラトフ Kh.A.、アガネソフ A.G. 腰椎の骨軟骨症における神経根症候群の外科的リハビリテーション（顕微鏡手術および穿刺椎間板切除術）。 - M.: 医学、1998.- 88c。
5. Shchurova E.N.、Khudyaev A.T.、Shchurov V.A. 腰椎椎間ヘルニア患者の硬膜嚢および脊髄根の微小循環の状態を評価する際のレーザードップラー流量測定の有益性。 流量測定方法論、第 4 号、2000 年、65 ～ 71 ページ。
6. ディードリッヒ O、ルリング C、ペネカンプ PH、パーリック L、ウォーニー T、クラフト CN。 腰椎矢状脊椎プロファイルに対する後部腰椎椎体間固定術の影響。 Z Orthop Ihre Grenzgeb。 2003 年 7 月から 8 月;141(4):425-32。
7. イダルゴ-オベジェロ AM、ガルシア-マタ S、サンチェス-ビジャレス JJ、ラサンタ P、イスコ-カベゾン T、マルティネス-グランデ M。L2-L3 椎間板ヘルニアによる L5 根の圧迫。 J・オルソップです。 2003 8 月;32(8):392-4。
8. モーガン・ハフ CV、ジョーンズ PW、エイゼンシュタイン SM。 初回および再腰椎椎間板切除術。 あるセンターによる 16 年間のレビュー。 J骨関節外科Br. 2003 8 月;85(6):871-4。
9. Schiff E、Eisenberg E. 定量的感覚検査は坐骨神経痛における硬膜外ステロイド注射の結果を予測できますか? 予備調査。 麻酔肛門。 2003 9 月;97(3):828-32。
10. ヨンAT、ヨンCA。 内視鏡による椎間板および脊椎手術の進歩: 椎間孔アプローチ。 サーグ テクノロジー インターナショナル 2003 年 6 月;11:253-61。
魚に含まれる水銀はそれほど危険ではない
id="2">魚肉中に生成される水銀は、実際にはこれまで考えられていたほど危険ではありません。 科学者たちは、魚に含まれる水銀分子は人間にとってそれほど有毒ではないことを発見しました。スタンフォード大学放射線研究所（カリフォルニア州）の研究リーダー、グラハム・ジョージ氏は「われわれの研究結果からは楽観視できる根拠が得られた。魚に含まれる水銀は多くの人が考えているほど有毒ではないかもしれないが、われわれにはまだ学ぶべきことがたくさんある」と述べた。最終的な結論を出す前に。」
水銀は強力な神経毒です。 体内に大量に侵入すると、感受性が低下したり、けいれんを起こしたり、聴覚や視覚に問題を抱えたりする可能性があり、さらに心臓発作を起こす可能性が高くなります。 純粋な形の水銀は人体に入ることができません。 原則として、水銀に汚染された植物を食べたり、水銀分子を含む水を飲んだりした動物の肉と一緒に最終的にそこに行き着きます。
マグロ、メカジキ、サメ、ロフォラティルス、キングサバ、カジキ、タイなどの捕食性の海産魚の肉や、汚染された水域に生息するあらゆる種類の魚の肉には、ほとんどの場合、高レベルの水銀が含まれています。 ちなみに、水銀はそのような魚が生息する貯水池の底に溜まる重金属です。 このため、米国では医師が妊婦にこれらの魚の摂取を制限することを推奨しています。
水銀を多く含む魚を摂取した場合の影響はまだ明らかではありません。 しかし、水銀で汚染されたフィンランドの湖の地域の住民に関する研究は、地元住民が心血管疾患にかかりやすいことを示しています。 さらに、水銀濃度がさらに低くても、特定の障害が生じる可能性があると考えられています。
足の爪組織の水銀濃度と脂肪細胞のDHA酸含量に関する英国での最近の研究では、魚の摂取が人間の水銀摂取の主な供給源であることが示されています。
スタンフォード大学の専門家らによる研究は、魚の体内では水銀が人間以外の他の物質と相互作用することを証明している。 研究者らは、自分たちの開発が体から毒素を除去する薬の開発に役立つことを期待していると述べている。
身長、体重、卵巣がん
id="3">国立癌研究所ジャーナルの 8 月 20 日号に掲載された 100 万人のノルウェー人女性を対象とした研究結果は、身長が高く、思春期の BMI が上昇することが癌の危険因子であることを示唆しています。
身長が悪性腫瘍の発症リスクに直接関係していることはこれまでに示されているが、特に卵巣がんとの関連性についてはあまり注目されていない。 さらに、以前の研究の結果、特にBMIと卵巣がんリスクの関係に関しては一貫性がありませんでした。
状況を明らかにするために、ノルウェー公衆衛生研究所（オスロ）の科学者チームは、平均25年間追跡調査された約110万人の女性のデータを分析した。 約40歳までに、7882人の被験者が卵巣がんと確定診断された。
結局のところ、青年期のBMIは卵巣がんの発症リスクの信頼できる予測因子でした。 思春期に体格指数スコアが 85 パーセンタイル以上だった女性は、指数スコアが 25 ～ 74 パーセンタイルの女性よりも卵巣がんを発症する可能性が 56% 高かった。 また、卵巣がんの発症リスクと成人期のBMIとの間に有意な関連性は認められていないことにも留意すべきである。
研究者らは、60歳未満の女性では、体重と同様に身長もこの病態、特に類内膜型卵巣がんの発症リスクの信頼できる予測因子であると述べている。 たとえば、身長 175 cm 以上の女性は、身長 160 ～ 164 cm の女性よりも卵巣がんを発症する可能性が 29% 高くなります。
親愛なる女の子や女性の皆さん、優雅で女性らしくあることは美しいだけでなく、健康に良いという意味で健康的でもあります。
フィットネスと妊娠
id="4">あなたは定期的にスポーツクラブに通い、アクティブなライフスタイルを送ることに慣れています...しかし、ある晴れた日、あなたはもうすぐ母親になることに気づくでしょう。 当然のことながら、最初に考えられるのは、習慣を変えなければならず、どうやらフィットネスクラスをやめなければならないということです。 しかし医師たちはこの意見は間違っていると信じています。 妊娠はスポーツをやめる理由にはなりません。
最近、この観点に同意する女性がますます増えていると言わざるを得ません。 結局のところ、インストラクターが選択した妊娠中に特定の運動を実行しても、胎児の成長と発育にまったく悪影響を及ぼさず、妊娠と出産の生理学的経過も変更しません。
それどころか、定期的なフィットネスクラスは女性の身体能力を高め、精神的・感情的な安定性を高め、心血管系、呼吸器系、神経系の機能を改善し、代謝にプラスの効果をもたらします。その結果、母親と生まれてくる赤ちゃんには十分な量の酸素が供給されます。
運動を始める前に、スポーツ活動の経験（以前にスポーツ活動を行ったことがあるかどうか、「スポーツ経験」など）を考慮して、身体活動への適応能力を判断する必要があります。 もちろん、いかなる種類のスポーツにも取り組んだことがない女性の場合、身体運動は医師（クラブのフィットネスドクターなど）の監督下でのみ実行されるべきです。
妊娠中の母親のためのトレーニングプログラムには、一般的な発育エクササイズと、脊椎（特に腰部）の筋肉の強化を目的とした特別なエクササイズの両方、さらに特定の呼吸エクササイズ（呼吸スキル）とリラクゼーションエクササイズが含まれている必要があります。
女性の健康状態を考慮して、各学期のトレーニングプログラムは異なります。
ちなみに、多くの演習は出産時の痛みの知覚を軽減することを目的としています。 妊婦向けの特別コースや、同様のプログラムを提供している多くのフィットネスクラブの両方で行うことができます。 定期的に歩くと不快感が軽減され、出産が楽になります。 さらに、運動の結果、腹壁の硬さと弾力性が増し、内臓下垂のリスクが減少し、骨盤領域と下肢のうっ血が減少し、脊椎の柔軟性と関節の可動性が増加します。
そして、ノルウェー、デンマーク、アメリカ、ロシアの科学者によって行われた研究によると、スポーツ活動は女性自身だけでなく、胎児の発達と成長にも良い影響を与えることが証明されています。
どこから始めればよいでしょうか?
運動を始める前に、女性は身体活動に対する禁忌の可能性を調べ、自分の身体レベルを判断するために健康診断を受ける必要があります。 クラスへの禁忌には、一般的なものと特別なものがあります。
一般的な禁忌:
急性疾患
慢性疾患の悪化
· 身体システムの機能の代償不全
一般的な重度の状態または中等度の状態
特別な禁忌:
・中毒症
反復流産
· 多数の中絶
子宮出血のすべてのケース
・流産のリスク
多胎妊娠
羊水過多症
へその緒の絡み
胎児の先天奇形
プラセンタの特徴
次に、具体的に何をしたいのか、グループトレーニングが自分に合うかどうかを決める必要があります。 一般に、クラスは大きく異なる場合があります。
・インストラクターの監督のもとで実施される特別な個別クラス
· さまざまなフィットネス分野のグループクラス
水中での運動には心を落ち着かせる効果がある
トレーニングプログラムを作成する際に最も重要なことは、エクササイズと妊娠期間の関係、各妊娠期間の健康状態とプロセスの分析、負荷に対する体の反応です。
学期別トレーニングの特徴
妊娠初期（16週目まで）
この期間中、組織の形成と分化が起こり、受精卵と母体との結合は非常に弱くなります（そのため、強い負荷がかかると妊娠が終了する可能性があります）。
この期間中、自律神経系の不均衡が発生し、多くの場合、吐き気、便秘、鼓腸、代謝プロセスの蓄積プロセスへの再構築、および酸素に対する体組織の必要性の増加につながります。
実施されるトレーニングは、心血管系と気管支肺系の働きを活性化し、神経系の機能を正常化し、全体的な精神感情の緊張を高める必要があります。
この期間中、以下は一連の演習から除外されます。
まっすぐに脚を上げる
両足を一緒に持ち上げる
横たわった姿勢から座った姿勢への突然の移行
・体の急な曲がり
・体の急激な曲がり
妊娠第 2 学期 (16 週から 32 週まで)
この期間中、母親と胎児の間で血液循環の第3の循環が形成されます。
この期間中、血圧の不安定性（上昇傾向）、代謝に胎盤が含まれること（胎盤によって産生されるエストロゲンとプロゲステロンが子宮や乳腺の成長を促進する）、姿勢の変化（体重の増加）などが起こることがあります。腰椎前彎、骨盤の傾斜角度、および背中の伸筋への負荷）。 足が平らになり、静脈内の圧力が上昇し、脚の静脈の腫れや拡張が起こることがよくあります。
この期間のクラスでは、深くリズミカルな呼吸のスキルを形成し、定着させる必要があります。 静脈うっ血を軽減し、足のアーチを強化するための運動を行うことも役立ちます。
妊娠第 2 学期では、仰臥位での運動はほとんどの場合除外されます。
妊娠後期（生後32週から出産まで）
この期間中、子宮が拡大し、心臓への負荷が増加し、肺に変化が起こり、脚や骨盤からの静脈流出が悪化し、脊椎や足の土踏まずへの負荷が増加します。
この期間のクラスは、すべての臓器やシステムの血液循環を改善し、さまざまなうっ血を軽減し、仕事を刺激することを目的としています。
腸。
妊娠後期のプログラムを作成するときは、脚にかかる負荷と脚の動きの範囲が減少するだけでなく、全体的な負荷が常にわずかに減少します。
この期間中、体を前に倒す動作は除外され、最初の立位姿勢は運動の 15 ～ 20% のみに使用できます。
妊娠中の運動に関する 15 の原則
規則性 – 週に 3 ～ 4 回（朝食後 1.5 ～ 2 時間）トレーニングすることをお勧めします。
プールは安全で健康的な運動を行うのに最適な場所です。
脈拍制御 - 平均で最大 135 拍/分 (20 歳の場合、最大 145 拍/分になる可能性があります)。
呼吸コントロール - 「会話テスト」が実施されます。つまり、演習中は落ち着いて話す必要があります。
基礎体温 - 38度以下。
集中的な負荷 - 15 分以内 (強度は非常に個人的であり、トレーニング経験によって異なります)。
アクティビティ - トレーニングは突然始まり、突然終わってはいけません。
コーディネーション - 動きの方向を急速に変える高度なコーディネーションを伴うエクササイズや、関節を最大限に曲げたり伸ばしたりするジャンプ、プッシュ、バランスエクササイズは除外されます。
開始位置 - 水平位置から垂直位置への移行、またはその逆の移行はゆっくり行う必要があります。
呼吸 – 力を入れたり、息を止めたりする運動は避けてください。
服装 – 軽くて、開放的。
水 – 飲酒規定の遵守は必須です。
教室 - 換気が良く、温度は 22 ～ 24 度です。
床 (ホールカバー) – 安定していて滑りにくいものでなければなりません。
AIR – 毎日の散歩が必要です。
オランダが自由主義の世界選手権を開催
id="5">今週、オランダは医師の処方箋があれば薬局でハシシとマリファナが販売される世界初の国となるとロイター通信が8月31日に報じた。
政府によるこの人道的取り組みは、がん、エイズ、多発性硬化症、さまざまな神経痛の患者の苦しみを軽減するのに役立ちます。 専門家によると、7,000人以上がこれらのソフトドラッグを特に鎮痛目的で購入したという。
ハシシは、より強力な合成薬物に取って代わられるまで、5,000 年以上にわたって鎮痛剤として使用されてきました。 さらに、その医学的性質についての医師の見解は異なります。医師によっては、それが天然の薬であるため、より無害であると考える人もいます。 大麻がうつ病や統合失調症のリスクを高めると主張する人もいます。 しかし、両者とも一つの点で同意している。それは、末期の病気の人々の苦しみからの解放以外の何物ももたらさないということだ。
オランダは一般にリベラルな考え方で有名ですが、世界で初めて同性婚と安楽死を認めた国でもあることを思い出してみましょう。
心臓は永久機関なのでしょうか？
id="6">米国科学アカデミー紀要の科学者らは、ヒトの心肥大中に幹細胞が心筋細胞形成の源となる可能性があると述べています。
以前は、成人期の心臓質量の増加は心筋細胞のサイズの増加によってのみ可能であり、心筋細胞の数の増加によってのみ可能であると伝統的に考えられていました。 しかし、つい最近、この真実が揺らいでいる。 科学者たちは、特に困難な状況では、心筋細胞が分裂または再生によって増殖する可能性があることを発見しました。 しかし、心臓組織の再生が正確にどのように起こるのかはまだ明らかではありません。
ニューヨーク医科大学ヴァルハラの科学者チームは、心臓手術中に大動脈弁狭窄症の患者36人から採取した心筋を研究した。 対照は、死亡後24時間以内に死亡した12人から採取された心筋物質であった。
著者らは、大動脈弁狭窄症患者の心臓質量の増加は、各心筋細胞の質量の増加と、一般的な心筋細胞の数の増加の両方によるものだと指摘しています。 このプロセスをさらに深く掘り下げると、科学者たちは新しい心筋細胞が、これらの細胞になる運命にあった幹細胞から形成されることを発見しました。
大動脈弁狭窄症患者の心臓組織中の幹細胞の含有量は、対照群の代表者よりも13倍高いことが明らかになりました。 さらに、肥大状態はこれらの細胞の成長と分化のプロセスを促進します。 科学者らは、「この研究の最も重要な発見は、心臓組織には、遺伝子構造が似ているため、通常は造血細胞と誤認される原始細胞が含まれていることである」と述べている。 大動脈弁狭窄症の場合、幹細胞による心臓の再生能力は約 15% です。 女性ドナーから男性レシピエントへの心臓移植の場合も、ほぼ同じ数字が観察されます。 いわゆる細胞のキメラ化が起こります。つまり、しばらくすると、心臓細胞の約 15 パーセントが男性の遺伝子型を持ちます。
専門家らは、これらの研究のデータとキメラ現象に関するこれまでの研究結果により、心臓再生の分野でさらに大きな関心が集まることを期待している。
2003 年 8 月 18 日、Proc Natl Acad Sci USA。
