マルウェアとは、侵入的または危険なプログラムです。
あらゆる記憶メディアからのデータ回復に最適なプログラム....
特に興味深いのは、メモリ操作を調整することによってシステム パフォーマンスを向上させる機能です (別の一般的に使用される用語は、調整からの「メモリ調整」です)。 私たちは、BIOS を通じて利用できるさまざまなメモリ設定の最も豊富なセットの 1 つを備えた Abit KX7-333 ボードの例を使用して、対応する調査を実施しました。
テスト システムでは次の機器が使用されました。
- マザーボード Abit KX7-333;
- 256 MB PC2100 DDR SDRAM、Samsung 製。
- AMD Athlon XP 1600+ プロセッサ
- NVidia GeForce4 64Mb チップ上の MX440 ビデオ カード (NVIDIA Detonator v28.32)。
- Creative Live 5.1 サウンドカード;
- ハードドライブ IBM DTLA 307030 30Gb;
- 電源PowerMan 250W。
- オペレーティング システム Windows 2000 英語 SP1
メモリの微調整機能を実証するために、Sisoft Sandra 2002 テストと Quake3 ゲームを使用しました (そのパフォーマンスはメモリ帯域幅に大きく依存します)。 より明確にするために、各パラメーターを個別に変更し、パフォーマンス値を示します。
デフォルト設定でテストする
したがって、初期パラメータは次のとおりです。- CAS レイテンシ = 2.5T
- バンクインターリーブ = 無効
- DRAM コマンドレート = 2T
- Trp = 3T
- トラス＝6T
- Trcd = 3T
- FSB 周波数 メモリ周波数 = 133 MHz 133 MHz
| テスト | 意味 |
| サンドラ (国際) | 1907 |
| サンドラ（フロート） | 1776 |
| Quake3 (最速) | 218.1 fps |
バンクインターリーブ - 2 バンク
Bank Interleave パラメータを変更し、値を 2 Bank に設定します。 一般に、このパラメータは、開いているメモリ バンクへのアクセスを制御することを目的としています。 可能な値: なし、2 バンク、4 バンク (2 ウェイ/4 ウェイの場合もあります)。 最も生産性が高いのは 4 Bank です。
DRAM コマンドレート - 1T
次に、DRAM コマンド レート パラメータを変更します。 Bank Interleave を 4 Bank のままにして、値を 1T に設定します。 DRAM コマンド レート パラメータは、KT266 チップセットに登場しました。 これを利用すると、チップセットとメモリ間のデータ転送中の遅延を手動で変更できます。 可能な値は 2T、1T (最速は 1T) です。 これはメモリ サブシステムのパフォーマンスに大きく影響するパラメータの 1 つであることに注意してください。
| テスト | 意味 |
| サンドラ (国際) | 1965 |
| サンドラ（フロート） | 1864 |
| Quake3 (最速) | 235.0fps |
CAS 遅延 - 2T
次に、CAS Latency パラメータを変更します。 値を 2T に設定しますが、他の設定には触れません (つまり、Bank Interleave=4 Bank、DRAM Command Rate=1T)。 CAS レイテンシは、メモリが読み取り要求に応答するまでにかかるクロック サイクル数です。 この値が低いほど良好です。 可能なオプション: 2.5T、2T。 パフォーマンスの観点から見て、最も重要なメモリ パラメータ。
| テスト | 意味 |
| サンドラ (国際) | 2024 |
| サンドラ（フロート） | 1901 |
| Quake3 (最速) | 239.7fps |
したがって、安定性と速度の点で最適に調整されたメモリ サブシステムが得られます。 ただし、高品質のメモリを使用している場合は、パラメータ Trp (プリチャージからアクティブ)、Tras (アクティブからプリチャージ)、および Trcd (アクティブから CMD) を変更することで、速度をさらにわずかに向上させることができます。
Trp = 2T、Tras = 5T、Trcd = 2T
Samsung 製の 256 MB PC2100 DDR SDRAM メモリ モジュールは、テスト期間全体で最も良好であることが判明しました (今年 1 月に購入したものです)。 そこで思い切ってTrp=2T、Tras=5T、Trcd=2T（デフォルト値は3T、6T、3T）としました。
| テスト | 意味 |
| サンドラ (国際) | 2039 |
| サンドラ（フロート） | 1906 |
| Quake3 (最速) | 245.0fps |
したがって、メモリを微調整した結果、Sandra テストではパフォーマンスが最大 7.5 パーセント向上し、Quake3 ゲームでは 12 パーセント以上向上しました。
DDR333(PC2700)
次に、メモリを DDR333 (または PC2700) モードに設定するとどうなるかを見てみましょう。 テストメモリモジュールは、次のタイミングでのみこの周波数で動作できました。
- CAS 遅延 = 2T
- バンクインターリーブ = 4 バンク
- DRAM コマンドレート = 1T
- Trp = 3T
- トラス＝6T
- Trcd = 3T
- FSB 周波数 メモリ周波数 = 133 MHz 166 MHz
| テスト | 意味 |
| サンドラ (国際) | 2052 |
| サンドラ（フロート） | 1932 |
| Quake3 (最速) | 255.1fps |
ピボットテーブル
この情報をより分かりやすくするために、結果を表の形式で示します。
| いいえ | 頻度 FSB MEM (MHz) |
タイミング | サンドラ | Quake3 (fps) | 第3四半期の成長率(%) | 頻度 プロセッサー (評価) |
| 1 | 133133 | ディス、2T、2.5T-3T-6T-3T | 1907 / 1776 | 218,1 | - | XP 1600+ |
| 2 | 133133 | 2バンク、2T、2.5T-3T-6T-3T | 1911 / 1791 | 222,9 | 2,2 | XP 1600+ |
| 3 | 133133 | 4バンク、2T、2.5T-3T-6T-3T | 1925 / 1806 | 227,3 | 4,2 | XP 1600+ |
| 4 | 133133 | 4バンク、1T、2.5T-3T-6T-3T | 1965 / 1864 | 235,0 | 7,7 | XP 1600+ |
| 5 | 133133 | 4バンク、1T、2T-3T-6T-3T | 2024 / 1901 | 239,7 | 9,9 | XP 1600+ |
| 6 | 133133 | 4バンク、1T、2T-2T-5T-2T | 2039 / 1906 | 245,0 | 12,3 | XP 1600+ |
| 7 | 133166 | 4バンク、1T、2T-3T-6T-3T | 2052 / 1932 | 255,1 | 16,9 | XP 1600+ |
| 8 | 166166 | 4バンク、1T、2T-3T-6T-3T | 2426 / 2272 | 307,2 | 40,8 | XP 2100+ |
結論
標準設定は次のとおりです。
- CAS 遅延 = 2T
- バンクインターリーブ = 4 バンク
- DRAM コマンドレート = 1T
- Trp = 3T
- トラス＝6T
- Trcd = 3T
したがって、構成 1 ～ 4 は理論的な観点からのみ興味深いものです。 ただし、経験の浅いビルダーが正しいパラメータを設定しない場合があり、ユーザーは生産性の重要な部分を失ってしまいます。 別のケースでは、RAM の品質を節約しようとすると、パフォーマンスが最大 5 ～ 10% 低下することになります。 さらに、これらは非常に大きな数です。 たとえば、Quake3 (最速) テストでの 5 ～ 10 fps の差は、XP1600+ プロセッサと XP1700+ プロセッサの差です (実際のプロセッサ周波数 - 66Mhz では、評価の差は 100 です)。
構成 5 と 7 のパフォーマンスの差は約 6.5% であることに注意してください。 これは、DDR333 に移行した場合のおおよそのパフォーマンスの向上です (例: KT266A から KT333 へのアップグレード)。
私たちは最後の行、つまりサンドラのテスト結果に注目します。 これは、プロセッサとメモリを同期モード (166 および 166 Mhz) で動作するように設定することで得られる大幅なパフォーマンスの向上です。 プロセッサが 1400 MHz から 1750 MHz にオーバークロックされているため、Quake3 テストの結果はここでは役に立ちません。
このモードでは、信号マッチングに遅延はなく、166 MHz の周波数から開始して、PCI 周波数に 1/5 分周器 (AGP の場合は 2/5) が使用されます。これは、ハード ドライブ コントローラーが次の周波数で動作することを自動的に意味します。標準の PCI 周波数 (33 Mhz)。
当然のことながら、これらの資料はすべて、利用可能なハードウェアを最大限に活用することを目標とするコンピュータ愛好家にとってのみ価値があります。 そして、ほとんどの一般ユーザーにとっては、すべてのタイミングをメモリのメーカーが定義した値に設定できることを知っていれば十分だと思います。 「DRAM Timing」パラメータはこの目的を目的としています。 可能な値: 「Manual」 - パラメータは手動で設定されます。 「By SPD」 - デフォルトで設定されます (SPD = Serial Presence Detect)。 もちろん、メモリ メーカーは安全策を講じて、動作タイミングを若干過大評価しています。 その結果、パラメータを手動で設定する場合よりもパフォーマンスがわずかに低下します。
読者はお気づきかと思いますが、自由に使えるすべてのパラメータを変更したわけではありません。 また、Abit KX7-333 ボードには、最大数のメモリ パラメータがあります (Epox ボードよりも多い)。 私は次のように言います - 考慮されたすべてのパラメータは、ほぼすべての中級および高級マザーボードで利用可能であり、一種の「紳士セット」です。 他のパラメータ (キュー深度を除く) は、パフォーマンスにほとんど影響を及ぼさない非常に特殊なパラメータですが、さまざまなメーカーのメモリの安定性を向上させるのに非常に役立つ場合があり (そのような微妙な点もあります)、メモリ モジュールのさまざまな構成で動作します。 。
そして最後にもう一つ。 アグレッシブな (低い) タイミングで安定した動作を実現するには、メモリ電圧 (Vmem) を高めることが非常に役立ちます。 確かに、これにより熱放散が増加しますが、過熱を防ぐためにメモリ ヒートシンクを使用できます。
オーバークロッカーにとって、メモリが高周波数で動作できないことがオーバークロックの障害になることがよくあることを覚えておくことも重要です。 したがって、メモリ タイミングを増やすことが合理的な場合もありますが (パフォーマンスはわずかに低下します)、これにより、より高い FSB 周波数を達成することが可能になります (プロセッサ周波数の増加により、パフォーマンスが大幅に向上します)。
BIOS 設定を使用してコンピュータのパフォーマンスを最適化することに興味がある人は、コマンド レートなどのオプションについて聞いたことがあるでしょう。 BIOS の変更によっては、DRAM コマンド レートと呼ばれることもあります。 取り得る値には、1 (1T)、2 (2T)、および Auto が含まれます。
非常によくある質問は、コマンド レートの最適値を設定することです。 それに答えるには、このパラメータの性質を理解する必要があります。
DRAM コマンド レートは何に関係しますか?
実際のところ、コンピュータのオペレーティング システムは RAM を直接操作することはできません。 RAM データの読み取りと書き込みは、メモリ コントローラーを通じて行われます。 オペレーティング システムはメモリ コントローラーに物理アドレスではなく仮想アドレスを送信するため、後者が仮想アドレスを物理アドレスに変換するのに時間がかかります。 したがって、コマンド レート オプションは、コントローラーがこの変換を実行するための 1 (1T) または 2 (2T) クロック サイクルの遅延間隔を決定します。
1Tと2Tどっちがいいの？
論理的に考えると、遅延（待ち時間）が短いほど、同じ単位時間内に処理できるデータ量が多くなるという結論に達します。 つまり、メモリとコンピュータ全体の速度の観点からは、1T (サイクル) の値が最適です。 ただし、すべての RAM モジュールとメモリ コントローラーが 1 クロック サイクルのような低遅延で安定して動作できるわけではないという点が問題です。 エラーやデータ損失が発生する可能性があります。 その結果、PC の動作が不安定になったり、ブルースクリーンが発生したりしてしまいます。
BIOS のコマンド レート オプションの値の設定を正しく決定するには、1 サイクル レイテンシー モードでの動作をサポートするために、特定のケースごとに取り付けられているマザーボードとメモリ モジュールの技術的特性を調査する必要があります。
ご自身の責任で、値を 1T に設定して、コンピュータがどのように動作するかを確認してください。 エラーや障害が発生した場合は、DRAM コマンド レートを 2T に戻す必要があります。
2 クロック サイクルの値では、メモリはより遅く、より安定して動作し、エラーのリスクは最小限に抑えられます。
このオプションの別の可能な値は AUTO です。 この場合、BIOS 自体がメモリ モジュールのパラメータに基づいて最適な値を設定します。
AUTO を使用すると、コンピューターが遅延時間を自動的に調整できます。
プロセッサーとビデオカードをオーバークロックする方法についてはすでに説明しました。 単一のコンピュータのパフォーマンスに非常に大きな影響を与えるもう 1 つのコンポーネントは RAM です。 RAM 動作モードを強制して微調整すると、PC のパフォーマンスが平均 5 ～ 10% 向上します。 このような増加が金銭投資なしで達成され、システムの安定性に対するリスクを伴わないのであれば、なぜ試みないのでしょうか。 しかし、この資料の作成を開始したとき、オーバークロック プロセス自体の説明だけでは十分ではないという結論に達しました。 モジュールの動作のために特定の設定を変更する必要がある理由と目的は、コンピュータのメモリ サブシステムの動作の本質を深く掘り下げることによってのみ理解できます。 したがって、資料の最初の部分では、RAM の機能の一般原則について簡単に説明します。 2 番目のセクションには、初心者のオーバークロッカーがメモリ サブシステムをオーバークロックする際に従うべき基本的なヒントが含まれています。
RAM 機能の基本原理は、異なる種類のモジュールでも同じです。 半導体業界標準の主要な開発者である JEDEC は、このトピックに関する公開ドキュメントに慣れる機会をすべての人に提供しています。 基本的な概念を簡単に説明していきます。
したがって、RAM はメモリ バンクと呼ばれる配列で構成されるマトリックスです。 これらはいわゆる情報ページを形成します。 メモリ バンクはテーブルに似ており、各セルは垂直 (列) 座標と水平 (行) 座標を持ちます。 メモリセルは、電荷を蓄積できるコンデンサです。 特殊なアンプを使用してアナログ信号をデジタル信号に変換し、データを形成します。 モジュールの信号回路は、コンデンサの再充電と情報の記録/読み取りを行います。
動的メモリを操作するアルゴリズムは次のように説明できます。
- 動作するチップが選択されます (チップ選択、CS コマンド)。 電気信号により、選択された行がアクティブになります (Row Activate Selection)。 データはアンプに到達し、一定期間読み取ることができます。 この操作は英語文献では Activate と呼ばれています。
- データは対応する列から読み取られ、または対応する列に書き込まれます (読み取り/書き込み操作)。 列の選択は、CAS (Column Activate Selection) コマンドを使用して実行されます。
- 信号が印加されたラインがアクティブなままである間、対応するメモリセルの読み取り/書き込みが可能です。
- データを読み取るとき、つまりコンデンサが充電されると、その容量が失われるため、再充電するか、メモリ アレイに情報を書き込むラインを閉じる (プリチャージ) 必要があります。
- コンデンサセルは時間の経過とともに容量が失われるため、定期的な再充電が必要です。 この操作 (リフレッシュ) は、メモリ アレイの各行に対して個別の間隔 (64 ミリ秒) で定期的に実行されます。
RAM 内で発生する操作は完了するまでに時間がかかります。 これは、通常「タイミング」（英語の時間から）というおなじみの言葉で呼ばれるものです。 したがって、タイミングは、RAM で実行される特定の操作を実行するのに必要な時間間隔です。
メモリ モジュールのステッカーに示されているタイミング スキームには、主要な遅延 CL-tRCD-tRP-tRAS (CAS レイテンシ、RAS から CAS までの遅延、RAS プリチャージおよびサイクル タイム (またはアクティブからプリチャージ)) のみが含まれています。 RAM の速度にあまり影響を与えないその他のタイミングはすべて、通常、サブタイミング、追加タイミング、または二次タイミングと呼ばれます。
メモリ モジュールの動作中に発生する主な遅延の内訳は次のとおりです。
CAS 遅延 (CL) はおそらく最も重要なパラメータです。 読み取りコマンド (CAS) の発行からデータ転送の開始までの最小時間 (読み取り遅延) を定義します。
RAS to CAS 遅延 (tRCD) は、RAS コマンドと CAS コマンドを発行する間の時間間隔を指定します。 データがアンプに入力されるまでに必要なクロック サイクル数を示します。
RAS プリチャージ (tRP) - バンクが閉じられた後、メモリ セルを再充電するのにかかる時間。
行アクティブ時間 (tRAS) - バンクが開いたままであり、再充電が必要ない期間。
コマンド レート 1/2T (CR) - コントローラーがコマンドとアドレスをデコードするのに必要な時間。 値が 1T の場合、コマンドは 1 クロック サイクルで認識され、2T の場合は 2 クロック サイクルで認識されます。
バンク サイクル タイム (tRC、tRAS/tRC) - オープンからクローズまでの、メモリ バンクへのアクセスの全サイクルの時間。 tRASで変化します。
DRAM アイドル タイマー - データを読み取るために開いている情報ページのアイドル時間。
行から列 (読み取り/書き込み) (tRCD、tRCDWr、tRCDRd) は、RAS から CAS までの遅延 (tRCD) パラメーターに直接関係します。 式 tRCD(Wr/Rd) = RAS から CAS への遅延 + Rd/Wr コマンド遅延を使用して計算されます。 第 2 項は、データの書き込み/読み取りの遅延を決定する未規定の値です。
おそらくこれは基本的なタイミングのセットであり、マザーボードの BIOS で変更できることがよくあります。 残りの遅延の解読、および動作原理の詳細な説明と、RAM の機能に対する特定のパラメータの影響の決定については、すでに述べた JEDEC の仕様に記載されています。システム ロジック セット メーカーの公開データシートに記載されています。
| メモリの種類 | 評価 | 実周波数 メモリ操作、MHz | 実効周波数 記憶作業 (DDR、ダブルデータレート)、MHz |
| DDR | パソコン2100 | 133 | 266 |
| PC2700 | 167 | 333 | |
| PC3200 | 200 | 400 | |
| ZS3500 | 217 | 434 | |
| パソコン4000 | 250 | 500 | |
| PC4300 | 266 | 533 | |
| DDR2 | PC2 4300 | 266 | 533 |
| PC2 5400 | 333 | 667 | |
| PC2 6400 | 400 | 800 | |
| PC2 8000 | 500 | 1000 | |
| PC2 8500 | 533 | 1066 | |
| PC2 9600 | 600 | 1200 | |
| PC2 10 400 | 650 | 1300 | |
| DDR3 | PC3 8500 | 533 | 1066 |
| PC3 10 600 | 617,5 | 1333 | |
| PC3 11,000 | 687,5 | 1375 | |
| PC3 12,800 | 800 | 1600 | |
| PC3 13,000 | 812,5 | 1625 | |
| PC3 14,400 | 900 | 1800 | |
| PC3 15,000 | 933 | 1866 | |
| この場合の定格数値は、JEDEC 仕様に従って、単一のデータ出力を介した 1 秒あたりの送信数百万回の速度を示していることに注意してください。 性能と記号に関しては、実効動作周波数ではなく、データ転送速度がモジュール クロック周波数の 2 倍であると言った方が正確です (データはクロック ジェネレーター信号の 2 つのエッジに沿って送信されます)。 |
|||
JEDEC のデータシートの代表的な図を使用して、tRP (Read to Precharge、RAS Precharge) タイミングの 1 つを説明します。 シグネチャの説明: CK および CK - 相互に反転されたデータ送信クロック信号 (差動クロック)。 COMMAND - メモリセルに到着するコマンド。 READ - 読み取り操作。 NOP - コマンドはありません。 PRE - 再充電コンデンサ - メモリセル。 ACT - 行アクティブ化操作。 ADDRESS - データをメモリバンクにアドレス指定します。 DQS - データ バス (データ ストローブ)。 DQ - データ入出力バス (データ バス: 入力/出力)。 この場合の CL - CAS レイテンシは 2 クロック サイクルに相当します。 DO n - 行 n からデータを読み取ります。 １クロックサイクルは、データ伝送信号ＣＫ、ＣＫが、ある瞬間に固定された初期位置に戻るまでに要する時間である。
 |
DDR2 メモリの基本を説明する簡略化されたブロック図。 これは、トランジスタの可能な状態とそれらを制御するコマンドを示すために作成されました。 ご覧のとおり、このような「単純な」回路を理解するには、RAM の動作の基礎を学ぶのに 1 時間以上かかります (メモリ チップ内で発生するすべてのプロセスを理解することについて話しているわけではありません)。
RAM オーバークロックの基本
RAM のパフォーマンスは主に、動作周波数とタイミングという 2 つの指標によって決まります。 どちらが PC のパフォーマンスに大きな影響を与えるかは個別に判断する必要がありますが、メモリ サブシステムをオーバークロックするには両方の方法を使用する必要があります。 モジュールにはどのような機能がありますか? かなり高い確率で、ダイに使用されているチップの名前を決定することで、ダイの動作を予測できます。 DDR 標準のオーバークロック チップで最も成功しているのは、Samsung TCCD、UCCC、Winbond BH-5、CH-5 です。 DDR2 - マイクロン D9xxx; DDR3 - マイクロン D9GTR。 ただし、最終的な結果は、RSV の種類、モジュールがインストールされているシステム、メモリをオーバークロックする所有者の能力、および単にコピーを選択するときの運にも左右されます。
おそらく初心者が最初にとるステップは、RAM の動作周波数を上げることです。 これは常にプロセッサ FSB に関連付けられており、ボード BIOS のいわゆるディバイダーを使用して設定されます。 後者は、動作モード (DDR-333、DDR2-667) で、分数形式 (1:1、1:1.5)、パーセンテージ (50%、75%、120%) で表すことができます。 FSB を増やしてプロセッサをオーバークロックすると、メモリ周波数が自動的に増加します。 たとえば、1:1.5 のブースト分周器を使用した場合、バス周波数を 333 MHz から 400 MHz に変更すると (Core 2 Duo のブーストに通常)、メモリ周波数は 500 MHz (333 × 1.5) から 400 MHz に上昇します。 600MHz（400×1.5）。 したがって、PC をブーストするときは、障害となるものが RAM の安定した動作の限界であることを確認してください。
次のステップでは、メインのタイミングを選択し、次に追加のタイミングを選択します。 これらはマザーボード BIOS で設定することも、OS で特殊なユーティリティを使用してオンザフライで変更することもできます。 おそらく最も汎用的なプログラムは MemSet ですが、AMD Athlon 64 (K8) プロセッサをベースにしたシステムの所有者には、A64Tweaker が非常に便利であることがわかります。 パフォーマンスの向上は、まず CAS レイテンシ (CL)、次に RAS から CAS までの遅延 (tRCD)、RAS プリチャージ (tRP)、およびアクティブからプリチャージまでの遅延 (tRAS) を削減することによってのみ達成できます。 メモリモジュールメーカーが製品ステッカーに記載しているのは、CL4-5-4-12の略称です。 主要なタイミングを設定したら、追加のタイミングを下げる作業に進むことができます。
 |
標準モジュール: a) DDR2。 b) DDR。 c) SD-RAM。
|
RAM のオーバークロックの結果は、ダイの電源電圧の増加によって大きく影響されます。 長期間の動作に対して安全な制限は、メーカーが宣言した値を10〜20％超えることがよくありますが、いずれの場合も、チップの特性を考慮して個別に選択されます。 最も一般的な DDR2 の動作電圧は、多くの場合 1.8 V です。オーバークロックの結果が向上する場合は、大きなリスクなく 2 ～ 2.1 V まで上げることができます。 ただし、Micron D9 チップを使用したオーバークロック モジュールの場合、メーカーは標準電源電圧を 2.3 ～ 2.4 V と宣言しています。これらの値を超えるのは、周波数が 1 メガヘルツ増加するたびに重要となる、短期間のベンチセッションの場合にのみ推奨されます。 使用されるチップにとって安全な値とは異なる供給電圧でメモリを長期間動作させると、いわゆる RAM モジュールの劣化が発生する可能性があることに注意してください。 この用語は、時間の経過とともにモジュールのオーバークロック能力が低下し (通常モードで動作できなくなるまで)、ダイが完全に故障することを指します。 劣化プロセスはモジュール冷却の品質には特に影響されません。冷えたチップであっても劣化プロセスの影響を受ける可能性があります。 もちろん、高電圧で RAM を長期的に使用して成功した例もありますが、システムを強制的に使用する場合は、すべての操作を自分自身の危険とリスクを負って実行することを忘れないでください。 無理しないで。
最新の PC では、デュアル チャネル モードを利用することでパフォーマンスを向上させることができます。 これは、データ交換チャネルの幅を増やし、メモリ サブシステムの理論上の帯域幅を増やすことによって実現されます。 このオプションには、特別な知識、スキル、RAM 動作モードの微調整は必要ありません。 デュアル チャネルをアクティブにするには、同じボリュームの 2 つまたは 4 つのモジュールがあれば十分です (完全に同一のダイを使用する必要はありません)。 マザーボード上の適切なスロットに RAM を取り付けると、デュアル チャネル モードが自動的に有効になります。
ここで説明した操作はすべてメモリ サブシステムのパフォーマンスの向上につながりますが、多くの場合、その向上を肉眼で認識するのは困難です。 適切なチューニングとモジュールの動作頻度の顕著な増加により、約 10 ～ 15% の生産性の向上が期待できます。 平均値はもっと低いです。 このゲームには苦労する価値がありますか、また設定をいじって時間を費やす価値はありますか? PC の習慣を詳しく研究したい場合は、そうしてみてはいかがでしょうか?
EPP と XMP - 怠け者向けの RAM のオーバークロック
すべてのユーザーが、最大のパフォーマンスを得るために PC をセットアップする機能を研究しているわけではありません。 大手企業がコンピューターのパフォーマンスを向上させる簡単な方法を提供しているのは、オーバークロックの初心者向けです。
RAM に関しては、NVIDIA と Corsair によって導入された Enhanced Performance Profiles (EPP) テクノロジーからすべてが始まりました。 nForce 680i SLI ベースのマザーボードは、メモリ サブシステムのカスタマイズに関して最大限の機能を提供する最初の製品です。 ERR の本質は非常に単純です。RAM メーカーは自社製品の動作のために保証された非標準速度モードを選択し、マザーボード開発者は BIOS を通じてそれらをアクティブ化する機会を提供します。 EPP は、基本セットを補完するモジュール設定の拡張リストです。 URR には短縮版と完全版 (それぞれ 2 つと 11 つのリザーブ ポイント) の 2 つのバージョンがあります。
| パラメータ | SWU の可能な値 | サポートされています | ||
| JEDEC SPD | 短縮された EPP プロファイル | 完全な ERR プロファイル | ||
| CAS 遅延 | 2, 3, 4, 5, 6 | はい | はい | はい |
| サポートされている CAS での最小サイクル タイム | JEDEC+1.875ns (DDR2-1066) | はい | はい | はい |
| 最小 RAS CAS までの遅延 (tRCD) | JEDEC* | はい | はい | はい |
| 最小行プリチャージ時間 (tRP) | JEDEC* | はい | はい | はい |
| 最小アクティブ時間からプリチャージまでの時間 (tRAS) | JEDEC* | はい | はい | はい |
| 書き込みリカバリ時間 (tWR) | JEDEC* | はい | はい | はい |
| 最小アクティブからアクティブ/リフレッシュまでの時間 (tRC) | JEDEC* | はい | はい | はい |
| 電圧レベル | 1.8～2.5V | - | はい | はい |
| アドレスコマンドレート | 1T、2T | - | はい | はい |
| アドレスドライブの強さ | 1.0倍、1.25倍、1.5倍、2.0倍 | - | - | はい |
| チップセレクトのドライブ強度 | 1.0倍、1.25倍、1.5倍、2.0倍 | - | - | はい |
| クロック駆動強度 | 0.75倍、1.0倍、1.25倍、1.5倍 | - | - | はい |
| データドライブの強み | 0.75倍、1.0倍、1.25倍、1.5倍 | - | - | はい |
| DQS ドライブの強さ | 0.75倍、1.0倍、1.25倍、1.5倍 | - | - | はい |
| アドレス/コマンド微遅延 | 0、1/64、2/64、3/64 MEMCLK | - | - | はい |
| アドレス/コマンド設定時間 | 1/2、1MEMCLK | - | - | はい |
| チップセレクト遅延 | 0、1/64、2/64、3/64 MEMCLK | - | - | はい |
| チップセレクトセットアップ時間 | 1/2、1MEMCLK | - | - | はい |
| *値の範囲は、JEDEC によって定義された DDR2 モジュールの要件に対応します。 | ||||
| 高度な EPP プロファイルを使用すると、JEDEC 認定の基本セットよりも大幅に長い DDR2 モジュールの遅延を自動的に管理できます。 | ||||
このトピックをさらに発展させたものが、Intel によって提示された Xtreme Memory Profiles (XMP) の概念です。 この革新性の核心は EPP と変わりません。RAM の拡張設定セット、メーカーが保証する速度モードがボードの SPD に書き込まれ、必要に応じてボードの BIOS でアクティブ化されます。 エクストリーム メモリ プロファイルと拡張パフォーマンス プロファイルは異なる開発者によって提供されているため、モジュールは独自のシステム ロジック セット (NVIDIA または Intel チップセット上) に対して認定されています。 XMP は、後の標準として、DDR3 にのみ適用されます。
もちろん、初心者にとっては、RAM リザーブを簡単にアクティブ化できる EPP および XMP テクノロジーが役立ちます。 しかし、モジュールメーカーは自社の製品を最大限に活用できるようにするだけでしょうか? さらにご希望ですか? 次に、メモリ サブシステムのパフォーマンス向上の本質をさらに深く掘り下げていきます。
結果
小さなマテリアルでは、モジュールの動作のすべての側面、一般的なダイナミック メモリの機能原理を明らかにし、RAM 設定の 1 つを変更することがシステム全体のパフォーマンスにどの程度の影響を与えるかを示すことは困難です。 ただし、出発点ができたことを願っています。理論的な問題に興味がある人は、JEDEC の資料を学習することを強くお勧めします。 誰でも利用できます。 実際には、伝統的に経験は時間とともに得られます。 この資料の主な目的の 1 つは、メモリ サブシステムのオーバークロックの基本を初心者に説明することです。
モジュールの動作を微調整するのは非常に面倒な作業です。最大のパフォーマンスが必要ない場合、テスト アプリケーションの各ポイントがレコードの運命を決定しない場合は、周波数と基本的なタイミングへのバインドに限定できます。 。 CAS レイテンシー (CL) パラメーターは、パフォーマンスに大きな影響を与えます。 RAS から CAS までの遅延 (tRCD)、RAS プリチャージ (tRP)、およびサイクル タイム (またはアクティブからプリチャージまで) (tRAS) にも焦点を当てましょう。これは基本セットであり、メーカーによって常に示される主要なタイミングです。 コマンド レート オプションに注意してください (NVIDIA チップセットをベースにした最新のマザーボードの所有者に最も関連します)。 ただし、特性のバランスを忘れないでください。 異なるメモリ コントローラーを使用するシステムは、パラメーターの変更に対する応答が異なる場合があります。 RAM をオーバークロックする場合は、一般的なスキームに従う必要があります。モジュールの周波数を下げてプロセッサを最大オーバークロック → 考えられる最悪の遅延 (除数の変更) を伴う周波数でメモリを最大オーバークロック → 達成した周波数を維持しながらタイミングを短縮インジケーター。
 | CPU-Z ユーティリティを使用して、拡張パフォーマンス プロファイルをサポートする SPD メモリ モジュールの内容を表示します。 URR #1 は、RAM の可能性を解放できる速度モードを指定していることがわかります。 |  | メモリ サブシステムの現在の動作周波数と遅延。 CPU-Z プログラムを使用すると、これらの設定をすばやく決定し、リアルタイムで監視できます (OS 内で遅延を変更する場合に便利です)。 |
次はパフォーマンス テスト (合成アプリケーションに限定しないでください!)、次にモジュールをオーバークロックするための新しい手順です。 メイン タイミングを一桁低く設定し (5-5-5-15 ではなく 4-4-4-12 など)、分周器を使用してそのような状況での最大周波数を選択し、PC を再度テストします。 したがって、コンピュータが最も「好む」もの、つまり高い動作周波数または低いモジュール遅延を判断することが可能です。 次に、メモリ サブシステムの微調整に進み、調整に利用できるサブタイミングの最小値を検索します。 この困難な任務の成功を祈っています。
タイミング (サブタイミングを含む) の最も正確な定義は、この記事で説明する内容です。 インターネット上のほとんどの記事には誤りや不正確な点が含まれています。 非常に価値のある資料があります - Enot の記事「DDR SDRAM と Tras パラメータの動作についての少し」。 唯一の欠点は、すべてのタイミングが考慮されるわけではないことです。
タイミングに関する問題の研究を始めるには、RAM が実際にどのように動作するかを知る必要があります。 上記の Enot の記事で原理をよく理解することをお勧めします。 メモリ構造がテーブルに似ていることを見てみましょう。最初に行が選択され、次に列が選択されます。 また、このテーブルは 64M ビット (SDRAM) 未満の密度のメモリの場合、2 個、4 (標準) 以上のバンクに分割されています。 密度 1 Gbit のチップを搭載した DDR2 SDRAM メモリの仕様では、すでに 8 つのバンクが提供されています。
また、使用している銀行で回線を開くには、他の銀行よりも時間がかかることにも注意してください (使用している回線を最初に閉じる必要があるため)。 明らかに、新しい銀行に新しい回線を開設する方が良いです（交互回線の原則はこれに基づいています）。
通常、メモリ (またはその仕様書) には、3-4-4-8 または 5-5-5-15 のような表記があります。 これは、メイン メモリのタイミングの短縮された記録 (いわゆるタイミング スキーム) です。 タイミングとは何ですか? 明らかに、無限の速度で動作できるデバイスはありません。 これは、どの操作も完了するまでに時間がかかることを意味します。 タイミングは、コマンドの実行に必要な時間、つまりコマンドの送信から実行までの時間を設定する遅延です。 それぞれの数字は、必要な時間を正確に示します。
それでは、それぞれを順番に見ていきましょう。 タイミングスキームには、それぞれ遅延 CL - Trcd -Trp -Tras が含まれます。
この記事を注意深く読むと、メモリを操作するには、まず使用するチップを選択する必要があることがわかりました。 これは CS # (チップセレクト) コマンドで行われます。 次に、バンクとラインを選択します。 回線の操作を開始する前に、回線をアクティブにする必要があります。 これは、RAS # 行選択コマンドを使用して行われます (行が選択されるとアクティブになります)。 次に (リニア読み取り操作中に) CAS # コマンドを使用してラインを選択する必要があります (同じコマンドで読み取りが開始されます)。 次に、データを読み取ってラインを閉じ、バンクをプリチャージします。
タイミングは、(理解しやすいように) 最も単純なリクエストに表示される順序で並べられています。 まずタイミングがあり、次にサブタイミングがあります。
Trcd, RAS から CAS への遅延 - バンク行をアクティブにするのに必要な時間、または行を選択する信号 (RAS #) の適用と列を選択する信号 (CAS #) の間の最小時間。
CL、Cas レイテンシ- 読み取りコマンド (CAS) の発行とデータ転送の開始の間の最小時間 (読み取り遅延)。
Tras、アクティブからプリチャージまで- ラインがアクティブである最小時間、つまり、ラインのアクティブ化 (その開始) とプリチャージ コマンドの発行 (ラインの終了の開始) の間の最小時間。 この時間より前に行を閉じることはできません。
TRP、行プリチャージ- バンクをプリチャージするのに必要な時間 (プリチャージ)。 言い換えれば、ラインを閉じるまでの最小時間。その後、新しい銀行ラインがアクティブ化されます。
CR、コマンドレート1T/2T- コントローラーがコマンドとアドレスをデコードするのに必要な時間。 それ以外の場合は、2 つのコマンドを発行する間の最小時間。 値が 1T の場合、コマンドは 1 クロック サイクル、2T - 2 クロック サイクル、3T - 3 クロック サイクルで認識されます (現時点では RD 600 のみ)。
これらはすべて基本的なタイミングです。 残りのタイミングはパフォーマンスへの影響が少ないため、サブタイミングと呼ばれます。
Trc、行サイクル時間、アクティブ化からアクティブ化/リフレッシュまでの時間、アクティブからアクティブ/自動リフレッシュまでの時間 - 同じバンクの行のアクティブ化間の最小時間。 これは、Tras + Trp というタイミングの組み合わせです。ラインがアクティブになる最小時間と、ラインが閉じられる時間 (その後、新しいラインを開くことができます)。
トルフク、行リフレッシュ・サイクル・タイム、自動リフレッシュ行サイクル・タイム、リフレッシュからアクティブ化/リフレッシュ・コマンド期間まで、 - 行を更新するコマンドとアクティブ化コマンドまたは別の更新コマンドの間の最小時間。
トルド、ACTIVE バンク A から ACTIVE バンク B コマンド、RAS から RAS 遅延、行アクティブから行アクティブ - 異なるバンクの行のアクティブ化間の最小時間。 アーキテクチャ上、最初のバンクで行を開いた直後に、別のバンクで行を開くことができます。 この制限は純粋に電気的なものです。アクティブ化には多くのエネルギーが必要となるため、ラインが頻繁にアクティブ化されると、回路の電気的負荷が非常に高くなります。 それを軽減するために、この遅延が導入されました。 インターリーブ機能を実装するために使用されます。
TCCD、CAS から CAS までの遅延 - 2 つの CAS # コマンド間の最小時間。
WR、書き込みリカバリ、書き込みからプリチャージまで - 書き込み操作の終了と 1 つのバンクのラインをプリチャージするコマンドの間の最小時間。
WTR、Trd_wr、Write To Read - 書き込みの終了と 1 つのランクでの読み取りコマンド (CAS #) の発行の間の最小時間。
RTW, Read To Write - 1 つのランクにおける、読み取り操作の終了から書き込みコマンドの発行までの最小時間。
同ランク書き込み間の遅延- 2 つのチーム間で 1 つのランクを記録するための最小時間。
異なるランクの書き込み間の遅延- 2 つのチームが異なるランクで記録するための最小時間。
Twr_rd,異なるランクの書き込みから読み取りまでの遅延 - 異なるランクでの書き込みの終了から読み取りコマンド (CAS #) の発行までの最小時間。
同じランクの読み取りから読み取りまでの遅延- 1 つのランク内の 2 つの読み取りコマンド間の最小遅延。
Trd_rd,異なるランクの読み取り間遅延 - 異なるランクの 2 つの読み取りコマンド間の最小遅延。
Trtp、読み取りからプリチャージまで - 読み取りコマンドとプリチャージ コマンドの発行の間の最小間隔。
プリチャージからプリチャージへ- 2 つのプリチャージ コマンド間の最小時間。
Tpall_rp、すべてプリチャージからアクティブまでの遅延 - すべてプリチャージ コマンドと回線をアクティブにするコマンドの間の遅延。
同じランクの PALL から REF への遅延- 1 つのランクにおける Precharge All コマンドと Refresh コマンドの間の最小時間を設定します。
異なるランクの REF 間の遅延- 異なるランクの 2 つのリフレッシュ コマンド間の最小遅延を設定します。
W.L.、書き込みレイテンシ - 書き込みコマンドの発行と DQS 信号の間の遅延。 CLと似ていますが、録音用です。
トゥダル、JEDEC 79-2C、p.74 より引用: 自動プリチャージ書き込みリカバリ + プリチャージ時間 (Twr+Trp)。
Trcd_rd/Trcd_wr、読み取り/書き込みまでのアクティブ化、RAS から CAS への読み取り/書き込み遅延、読み取り/書き込みの RAW アドレスから列アドレスへのアクティブ化 - Trcd (RAS から CAS) と rd/wr コマンド遅延の 2 つのタイミングの組み合わせ。 後者は、書き込みと読み取り (Nf 2) および BIOS インストール用の Fast Ras から Cas までのさまざまな Trcd の存在を説明しています。
たっく, クロック サイクル時間 - 1 クロック サイクルの期間。 記憶の頻度を決めるのは彼です。 次のように計算されます: 1000/Tck = X Mhz (実周波数)。
CS、チップセレクト - CS #信号によって発行されたコマンドを実行して、目的のメモリチップを選択するのに必要な時間。
タック、CK からの DQ 出力アクセス時間 - クロック エッジからモジュールによるデータ出力までの時間。
クロック前のアドレスとコマンドのセットアップ時間、コマンド アドレス設定の送信がクロックの立ち上がりエッジに先行する時間。
クロック後のアドレスとコマンドのホールド時間、クロックの立ち下がりエッジ後にアドレスとコマンドの設定が「ロック」される時間。
クロック前のデータ入力セットアップ時間、クロック後のデータ入力ホールド時間、上記と同じですが、データの場合です。
最大値, SDRAM デバイスの最大サイクル時間 - デバイスの最大サイクル期間。
Tdqsq最大値、DDR SDRAM デバイス DQS - DQS および関連する DQ 信号の DQ スキュー - DQS ストローブと関連するデータ信号の間の最大シフト。
たっくさん、DDR SDRAM デバイス読み取りデータ保持スキュー係数 - 読み取りデータの最大「ロック」シフト。
Tch、Tcl、CK ハイ/ロー パルス幅 - CK クロック周波数のハイ/ロー レベルの持続時間。
タップ、CK 半パルス幅 - CK クロック周波数の半サイクルの期間。
最大非同期遅延- 最大非同期遅延時間。 このパラメータは非同期遅延の持続時間を制御します。これは、メモリ コントローラから最も遠いメモリ モジュールに信号を送信し、またその逆に信号を送信するのに必要な時間に依存します。 このオプションは AMD プロセッサ (Athlon\Opteron) に存在します。
DRAM 読み取りラッチ遅延- 特定のデバイスを「ロック」する（明確に認識する）のに必要な時間を設定する遅延。 これは、メモリ コントローラーの負荷 (デバイスの数) が増加した場合に関係します。
トレプレ, 読み取りプリアンブル - データの破損を避けるために、メモリ コントローラーが読み取りの前にデータ受信のアクティブ化を遅らせる時間。
トレプスト、ツプレ、ツプスト, プリアンブルの書き込み、ポストアンブルの読み取り、ポストアンブルの書き込み - データの書き込みと受信後も同様です。
読み取り/書き込みキューのバイパス- キュー内の最初のリクエストが実行される前にメモリ コントローラーによってバイパスできる回数を決定します。
最大バイパス- アービタの選択が無効になるまでに、DCQ 内の最も古いエントリを何回バイパスできるかを決定します。 0 に設定すると、アービターの選択が常に尊重されます。
SDRAM MA 待機状態, Read Wait State アドレス情報を CS# 信号が印加される 0 ～ 2 サイクル前に進めるように設定します。
ターンアラウンド挿入- サイクル間の遅延。 2 つの連続する読み取り/書き込み操作の間にクロック遅延を追加します。
DRAM R/W リードオフ タイミング, rd / wr コマンド遅延 - 読み取り/書き込みコマンドを実行する前の遅延。 通常はそれぞれ 8/7 または 7/5 小節です。 コマンド発行からバンクがアクティブになるまでの時間。
投機的リードオフ,SDRAM 投機的読み取り。 通常、最初にアドレスがメモリに入力され、次に読み取りコマンドが入力されます。 アドレスの解読には比較的長い時間がかかるため、アドレスとコマンドを遅延なく連続して発行することでプリエンプティブスタートを適用でき、バス効率が向上し、ダウンタイムが削減されます。
ツイッター同じ銀行、同じバンクの書き込みから読み取りまでのターンアラウンド タイム - 1 つのバンクでの書き込み操作の終了から読み取りコマンドの発行までの時間。
ティフォー, 4 つのアクティブ ウィンドウ - 4 つのウィンドウ (アクティブな行) の最小アクティブ時間。 8 バンク デバイスで使用されます。
ストロボ遅延。 ストロボパルス（セレクターパルス）送信時の遅延。
メモリリフレッシュレート。 メモリのリフレッシュ レート。
最も重要な問題、つまり情報源の問題についても触れておきたいと思います。 材料がどれだけ正確であるかを決定するのはその品質です。 すべての RAM 規格の承認は JEDEC 組織によって行われるため、能力の問題は排除されます。 例外は、補助資料として使用された最新の資料 (Intel、Dron "t) であり、多くの不正確さとタイプミスがあります。
使用した材料:
1. DDR SDRAM「JEDEC SOLID STATE TECHNOLOGY ASSOCIATION JESD79E 2005 年 5 月 ダブル データ レート (DDR) SDRAM 仕様 (JESD79D の改訂版)」
2. DDR2 SDRAM 仕様 JEDEC SOLID STATE TECHNOLOGY ASSOCIATION JESD79-2C (JESD79-2B の改訂版) 2006 年 5 月
3. 4_01_02_04R13 付録 D、改訂版 1.0: DDR SDRAM 用の SPD
4. インテル® 965 Express チップセット・ファミリーのデータシート
5. 記事を忘れないでください
他の同一のオプション名: DRAM 1T/2T コマンド、SDRAM コマンド レート。
DRAM コマンド レートは、いわゆるコマンド タイミングであり、DRAM コントローラ (メモリを制御するチップ) の動作段階間の遅延関数です。 BIOS オプションの個別のカスタマイズ可能なグループを形成します。 この記事では、この関数の最適な値とその理由を理解していきます。
問題のオプションの意味をより深く理解するには、メモリからデータを読み取るプロセスを追跡する必要があります。 オペレーティング システムからメモリ コントローラーに送信される情報を読み取るための最初の要求には、要求されたデータの一意の物理アドレスである正確な「座標」が含まれていません。 システムはシンボル、つまり仮想アドレスのみを送信し、メモリ コントローラーはこれを使用して動作を開始し、それを物理アドレスに変換します。 同時に、コントローラーはシステムに必要な情報を含むメモリバンクをアクティブにします。 これは、チップ選択コマンドを使用してそのバンクに信号を割り当てることによって行われます。 仮想アドレスを変換またはデコードした結果が、データの必要な物理アドレスになります。 それを受信した後、コントローラーは読み取りコマンドの実行を開始します。
つまり、簡単に言えば、コントローラーは読み取り動作をすぐに初期化するのではなく、アドレス変換を実行するのを遅らせます。 タイミング間隔は、処理されるメモリの量とそのバンクの数に正比例します。 したがって、「作業量」が増加するにつれて、コントローラがこの操作を実行するために必要な時間が長くなります。
BIOS DRAM コマンド レート タイミングにより、ユーザーは 1T または 2T (サイクル) の値を選択することで、上記の遅延の間隔を独自に決定できます。
オプションを有効にする必要がありますか?
選択は明らかであるように思えます。遅延間隔が短いほど、コントローラー コマンドの処理が速くなります。 しかし、これは完全に真実ではありません。 待機時間が増加すると、コントローラーが不必要に遅延し、必要以上に遅れてコマンドを送信することは明らかです。 その結果、メモリ速度が低下し、RAM のパフォーマンスが低下します。 しかし、タイミング値が小さすぎる場合、メモリ管理チップはアドレスをデコードして送信する時間がなくなり、その結果、情報が破損したり失われたりする可能性があります。
一部のモデルと BIOS バージョンでは、3 番目のオプションである自動 (または SPD による) もあります。 関数をこの値に設定すると、製造元によって SPD (Serial Presence Detect) チップにプログラムされた情報から間隔が取得されます。
1T の高速間隔を実験する前に、そのような可能性についてマザーボードの技術文書を調べる価値があります。 実行されるアクションがわからない場合は、「自動」値を選択することをお勧めします。
