ॲनालॉग-टू-डिजिटल कन्व्हर्टर (ADCs) ही अशी उपकरणे आहेत जी ॲनालॉग सिग्नल प्राप्त करतात आणि आउटपुटवर डिजिटल सिग्नल तयार करतात, संगणक आणि इतर डिजिटल उपकरणांच्या ऑपरेशनसाठी योग्य असतात. रूपांतरण वैशिष्ट्य इनपुट डीसी व्होल्टेजवर आउटपुट डिजिटल कोडचे अवलंबित्व प्रतिबिंबित करते. परिवर्तन वैशिष्ट्य ग्राफिक, सारणी किंवा विश्लेषणात्मकपणे निर्दिष्ट केले जाऊ शकते.

स्टॅटिक पॅरामीटर्स

इंटरकोड व्होल्टेज– ज्या बिंदूवर दोन्ही समीप कोड संयोजन तितकेच संभाव्य आहेत.

परिमाणीकरण पायरी- इंटरकोड संक्रमण व्होल्टेजच्या समीप मूल्यांमधील फरक.

शून्य ऑफसेट व्होल्टेज - abscissa अक्षाच्या सापेक्ष परिवर्तन वैशिष्ट्याची समांतर शिफ्ट.

रूपांतरण घटक विचलन- परिवर्तन वैशिष्ट्याच्या शेवटी त्रुटी.

ADC नॉन-लाइनरिटी– दिलेल्या बिंदूवर इनपुट व्होल्टेजच्या वास्तविक मूल्याचे विचलन त्याच बिंदूवर रेखीय रूपांतरण वैशिष्ट्याद्वारे निर्धारित केलेल्या वास्तविक मूल्यापासून. टक्केवारीच्या रूपात जास्तीत जास्त इनपुट व्होल्टेजशी संबंधित अनेक परिमाणीकरण चरण म्हणून व्यक्त केले जाते.

विभेदक नॉनलाइनरिटी- त्यांच्या सरासरी मूल्यापासून वास्तविक परिमाणीकरण चरणांचे विचलन.

ADC चे डायनॅमिक पॅरामीटर्स.

1. सॅम्पलिंग वारंवारता - सिग्नलची नमुना मूल्ये व्युत्पन्न केलेली वारंवारता, प्रति सेकंद नमुन्यांची संख्या किंवा हर्ट्झमध्ये मोजली जाते.

2. रूपांतरण वेळ – ADC स्टार्ट पल्स किंवा ॲनालॉग इनपुट सिग्नलमध्ये बदल झाल्यापासून आउटपुटवर स्थिर कोड दिसेपर्यंतचा वेळ. काही ADC साठी हे मूल्य इनपुट सिग्नलवर अवलंबून असते, इतरांसाठी ते स्थिर असते. UVH शिवाय काम करताना, हे मूल्य छिद्र वेळ आहे.

3. ट्रान्समिशन गुणांकाची वारंवारता त्रुटी - बदलत्या सिग्नलसह कार्य करताना नमुना मूल्यांच्या निर्मितीमध्ये त्रुटी. साइनसॉइडल इनपुट सिग्नलसाठी परिभाषित. (ADC K1107 PV2 8 बिट, 80 MHz साठी: P = 7 MHz स्तरावर 0.99).

4. छिद्र वेळ - ज्या कालावधीत नमुना मूल्य आणि तो संदर्भित वेळ यांच्या दरम्यान अनिश्चितता राहते. छिद्र शिफ्ट आणि छिद्र अनिश्चितता यांचा समावेश होतो.

कालांतराने रूपांतरण प्रक्रिया कशी उलगडते यावर अवलंबून, ADC ची विभागणी केली जाते:

1. अनुक्रमिक

2. समांतर

3. मालिका - समांतर.

सीरियल एडीसी

स्टेप रॅम्प व्होल्टेजसह एडीसी.

कन्व्हर्टर इनपुटला सकारात्मक व्होल्टेज पुरवले जाते. काउंटर शून्यावर प्री-सेट आहे, त्यामुळे डीएसी आउटपुटवर व्होल्टेज देखील 0 आहे. त्याच वेळी, तुलनाकर्ता आउटपुटवर तर्क 1 सेट केला जातो. 3I-NOT सर्किटचे इनपुट क्लॉक पल्स जनरेटरकडून डाळी प्राप्त करते. तथापि, log.0 हे R-S ट्रिगरवर लिहिलेले असल्याने, डाळी काउंटर इनपुटवर जात नाहीत.

स्टार्ट पल्सनंतर, आर-एस ट्रिगर आउटपुटवर लॉग.१ सह स्थितीत जातो आणि काउंटर इनपुटवर घड्याळाच्या डाळी येऊ लागतात. काउंटरमध्ये रेकॉर्ड केलेली संख्या वाढू लागते आणि डीएसी आउटपुटवरील व्होल्टेज त्यानुसार वाढते. काही ठिकाणी कन्व्हर्टर इनपुटवर इनपुट व्होल्टेजशी तुलना केली जाते, तुलनाकर्ता log.0 वर स्विच करतो. आणि काउंटर इनपुटवर डाळी येणे थांबते. कम्पॅरेटरचा हा सिग्नल RS ट्रिगरच्या इनपुटवर देखील येतो, तो आउटपुटवर log.0 स्थितीवर स्विच करतो, ज्यामुळे शेवटी रूपांतरण प्रक्रिया थांबते. परिणामी आउटपुट कोड कमी-ऑर्डर डीएसी आउटपुटवरील व्होल्टेजशी किंवा एका अचूकतेसह इनपुट ॲनालॉग सिग्नलशी संबंधित आहे. त्यानंतर प्रक्रिया पुन्हा केली जाऊ शकते.

घड्याळाच्या डाळींचा किमान कालावधी या स्थितीवरून आढळू शकतो:

जिरे ≥ tcomp. + tdigit. + tDC + tRC, कुठे:

tcomp - तुलनाकर्ता प्रतिसाद विलंब,

tdigits - काउंटर विलंब,

tsap - DAC स्थापना वेळ,

t RC – विलंब आरसी – साखळी.

उदाहरण. चला 10 बिट्ससह ADC चे रूपांतरण वेळ काढू.

वापरलेले घटक:

DAC – K572 PA1: बिट्सची संख्या N = 10, आउटपुट व्होल्टेज सेटलिंग वेळ tDC = 5 ∙ 10 -6 सेकंद. VOP = 10V परिमाणीकरण चरणावर

EMP = 10/(2 10 –1) = 10 mV.

COMPARATOR – 521 CA3 - dV = 3 mV tcomp = 100 nsec वर.

आम्ही 0.5 ∙ 10 -6 सेकंद समान वेळ स्थिरांक RC निवडतो.

tdigit = 0.05 ∙ 10 -6 सेकंद,

जिरे ≥ 0.1 + 0.05 + 5. 0 + 0.5 = 5.65 µs.

कमाल इनपुट सिग्नल मापन वेळ:

(2 10 – 1) ∙ 5.65 ∙ 10 – 6 सेकंद = 6 मिसे, सॅम्पलिंग वारंवारता 160 Hz आहे.

छिद्र वेळ - 6 एमएस.

या प्रकारचे ADCs UVH सह वापरले जातात किंवा हळूहळू बदलणारे सिग्नल बदलण्यासाठी वापरले जातात. ADC त्रुटी वापरलेल्या DAC च्या अचूकतेच्या मापदंडांद्वारे निर्धारित केली जाते.

या प्रकारचा एक प्रकारचा एडीसी आहे ADCs ट्रॅकिंगपरिवर्तन सतत पार पाडा. ते वर/खाली काउंटर वापरतात आणि तुलनाकर्ता मोजणीची दिशा ठरवतो. विन येथे< Vцап счетчик считает вверх, в при Vвх >VDC काउंटर काउंट डाउन. अशा प्रकारे, व्होल्टेज Vdac सतत विनच्या बरोबरीचे असते. कमाल इनपुट ट्रॅकिंग गती आहे: dVin/dt< ЕМР/ Тмин.

सलग अंदाजे ADC.

आउटपुट कोड निर्धारित करण्याची प्रक्रिया अनुक्रमिक अंदाजे नोंदणीद्वारे निर्धारित केली जाते. सुरुवातीला, log.0 हे रजिस्टरच्या सर्व बिट्सवर लिहिलेले असते. डीएसी आउटपुटवरील व्होल्टेज शून्य आहे. पुढे, log.1 हे रजिस्टरच्या सर्वात महत्त्वाच्या भागावर लिहिले जाते. जर डीएसीचे आउटपुट व्होल्टेज अजूनही इनपुट व्होल्टेजपेक्षा कमी असेल (लॉग. 1 तुलनीय आउटपुटवर सेट केला असेल, तर या बिटमधील तार्किक पातळीचे मूल्य जतन केले जाईल. जर डीएसी आउटपुटवरील व्होल्टेज विनपेक्षा जास्त असेल तर, मग हा बिट शून्यावर रीसेट केला जातो आणि नंतर लॉग लेव्हल 1 वर लिहिला जातो, अशा प्रकारे, सर्व अंकांची मूल्ये निश्चित केली जातात, यानंतर, एक रेडिनेस सिग्नल जारी केला जातो मापन चक्र पुनरावृत्ती होऊ शकते.

या प्रकारच्या DAC चा मागील DAC पेक्षा वेगवान फायदा आहे, म्हणून तो सर्वात जास्त वापरला जातो. त्याची रूपांतरण वेळ Tmin ∙ N च्या बरोबरीची आहे.

Tmin - घड्याळाच्या पल्स पुनरावृत्ती कालावधीचे किमान मूल्य मागील DAC, N - बिट्सच्या संख्येप्रमाणेच निर्धारित केले जाते.

उदाहरण: एकात्मिक ADC 1108 PV2 मध्ये चिपवरील सर्व घटक आहेत: DAC, संदर्भ व्होल्टेज स्त्रोत, अनुक्रमिक अंदाजे रजिस्टर, घड्याळ जनरेटर, तुलनाकर्ता. N = 12, किमान रूपांतरण वेळ - 2 µs.

टाइम-पल्स रूपांतरण (रेखीय कोडिंग पद्धत) सह DAC.

या प्रकारचा एडीसी मोजलेल्या व्होल्टेजच्या वेळेच्या अंतरामध्ये रुपांतरण वापरतो, जो संदर्भ वारंवारतेच्या डाळींनी भरलेला असतो. या वेळेचे अंतराल सॉटूथ व्होल्टेज जनरेटर (RVG) आणि तुलनाकर्ता द्वारे तयार केले जाते. डाळींची संख्या एक काउंटर मानली जाते जी एडीसी आउटपुट कोड निर्धारित करते.

अशा सर्किटचे कार्यप्रदर्शन स्टेप्ड सॉटूथ व्होल्टेज असलेल्या डीएसीपेक्षा जास्त असते, कारण त्यात डीएसी नसते आणि ते तुलनाकर्ता आणि काउंटरच्या कार्यक्षमतेद्वारे निर्धारित केले जाते. इनपुट सिग्नल आणि सॉटूथ व्होल्टेजची तुलना करण्यात आवश्यक त्रुटी प्रदान करणाऱ्या अतिउत्साहाच्या अधीन तुलनात्मक टर्न-ऑफ वेळ निवडला जातो.

त्रुटी कमी करण्यासाठी, संदर्भ वारंवारता जनरेटर आणि GPG परस्पर स्थिर असणे आवश्यक आहे.

ADC चे वर्णन केले आहे: N = 10, f etal = 100 MHz, t रूपांतर. = 10 µsec.

पुश-पुल इंटिग्रेशनसह एडीसी.

वर चर्चा केलेल्या अनुक्रमिक एडीसीचा तोटा म्हणजे त्यांची तुलनेने कमी आवाज प्रतिकारशक्ती आहे, जी त्यांचे रिझोल्यूशन मर्यादित करते. बिट्सच्या संख्येत वाढ उच्च-परिशुद्धता डीएसीच्या वापराशी संबंधित आहे, ज्यामुळे अशा एडीसीचे उत्पादन अधिक महाग होते.

एडीसीमध्ये दुहेरी एकत्रीकरणाचे तत्त्व एखाद्याला मोठ्या प्रमाणात या कमतरतांपासून मुक्त होऊ देते. त्याच्या ऑपरेशनच्या पूर्ण चक्रात दोन चक्र असतात. प्रथम मध्ये, इनपुट व्होल्टेज एका निश्चित वेळेच्या अंतराल T0 वर ॲनालॉग इंटिग्रेटर वापरून एकत्रित केले जाते. या वेळेचे अंतर काउंटरद्वारे तयार केले जाते, ज्याचे इनपुट fsch वारंवारता असलेल्या जनरेटरकडून डाळी प्राप्त करते.

मध्यांतर T0 समान आहे:

Т0 = Nmax ∙ tсч

येथे tcount = 1/fc हा घड्याळ जनरेटरचा वारंवारता कालावधी आहे, Nmax ही कमाल काउंटर क्षमता आहे, जी ADC चे रिझोल्यूशन निर्धारित करते.

कॅपेसिटर C वरील शुल्क नंतर समान असेल:

दुसऱ्या चक्रात, कॅपेसिटर संदर्भ व्होल्टेज स्रोत Vref मधून डिस्चार्ज केला जातो. संदर्भ व्होल्टेजची ध्रुवीयता इनपुट सिग्नलच्या ध्रुवीयतेच्या विरुद्ध आहे, म्हणून कॅपेसिटर सी मधील व्होल्टेज कमी होऊ लागते. यावेळी, काउंटर शून्य स्थितीपासून सुरू होणाऱ्या घड्याळ वारंवारता जनरेटर fсч च्या डाळी मोजतो. ज्या वेळी तुलनाकर्ता शून्यातून जातो तेव्हा मोजणी थांबते आणि संख्या आउटपुट रजिस्टरवर लिहिली जाते. कॅपेसिटर डिस्चार्ज करणारे चार्ज q2 समान आहे.

नाव: हाय-स्पीड इंटिग्रेटेड सर्किट डीएसी आणि एडीसी आणि त्यांच्या पॅरामीटर्सचे मापन.

कन्स्ट्रक्शन सर्किट्स, पॅरामीटर्स आणि हाय-स्पीड इंटिग्रेटेड डिजिटल-टू-एनालॉग आणि ॲनालॉग-टू-डिजिटल कन्व्हर्टर्सची वैशिष्ट्ये 10 ते 7 वी पॉवर ते 10 ते नवव्या पॉवर बिट प्रति सेकंदापर्यंत सिग्नल रूपांतरण गतीसह विचारात घेतली जातात. कन्व्हर्टर्सच्या स्थिर आणि डायनॅमिक पॅरामीटर्ससाठी मीटर बांधण्याच्या पद्धती आणि तत्त्वांचे वर्णन केले आहे आणि त्यांचे पॅरामीटर्सचे परीक्षण आणि मोजमाप करण्याच्या उद्देशाने विशिष्ट प्रकारची मोजमाप उपकरणे दिली आहेत. डिजिटल-टू-एनालॉग आणि ॲनालॉग-टू-डिजिटल कन्व्हर्टर्सच्या विकास आणि अनुप्रयोगामध्ये विशेष अभियांत्रिकी आणि तांत्रिक कामगारांसाठी, तसेच त्यांच्या इलेक्ट्रिकल पॅरामीटर्सचे मोजमाप आणि निरीक्षण करण्यासाठी उपकरणे.

DAC आणि ADC microcircuits चा विकास आणि उत्पादन करताना, डिजिटल मायक्रोसर्किट्सच्या तुलनेत अचूकता आणि तापमान स्थिरतेच्या दृष्टीने येणारे घटक आणि त्यांच्या इलेक्ट्रिकल पॅरामीटर्ससाठी वाढीव आवश्यकता लक्षात घेणे आवश्यक आहे; संरचनेची अनियमितता आणि त्यामध्ये रेखीय आणि नॉनलाइनर सिग्नल प्रोसेसिंग फंक्शन्स (बिट स्विचेस, ॲम्प्लीफायर्स, कंपॅरेटर्स, रेफरन्स व्होल्टेज स्रोत, रेझिस्टर मॅट्रिक्स, कंट्रोल आणि स्टोरेज सर्किट्स) पार पाडणाऱ्या नोड्सची उपस्थिती. सिलिकॉन वेफरवर बनवलेल्या मल्टीलेयर मायक्रोस्ट्रक्चर्सच्या भौमितिक परिमाणांची अचूकता आणि नियंत्रणाची आवश्यकता पूर्ण करण्याशी संबंधित अनेक तांत्रिक समस्या उद्भवतात.

सोयीस्कर स्वरूपात ई-पुस्तक विनामूल्य डाउनलोड करा, पहा आणि वाचा:
हाय-स्पीड इंटिग्रेटेड सर्किट DAC आणि ADC आणि त्यांच्या पॅरामीटर्सचे मापन पुस्तक डाउनलोड करा - Marcinkevičius A.-J.K. - fileskachat.com, जलद आणि विनामूल्य डाउनलोड.

djvu डाउनलोड करा
खाली तुम्ही संपूर्ण रशियामध्ये वितरणासह सवलतीसह हे पुस्तक सर्वोत्तम किंमतीत खरेदी करू शकता.

किमान लक्षणीय युनिट (EMP) द्वारे इनपुट डिजिटल सिग्नल D(t) च्या मूल्यांमध्ये 0 ते 2N-1 पर्यंत अनुक्रमिक वाढीसह, आउटपुट सिग्नल U out (t) एक चरणबद्ध वक्र बनवते. या अवलंबनाला सहसा DAC रूपांतरण वैशिष्ट्य म्हणतात. हार्डवेअर त्रुटींच्या अनुपस्थितीत, चरणांचे मध्यबिंदू आदर्श सरळ रेषा 1 (चित्र 22) वर स्थित आहेत, जे आदर्श परिवर्तन वैशिष्ट्याशी संबंधित आहेत. पायऱ्यांचा आकार आणि आकार तसेच समन्वय समतलातील त्यांचे स्थान यानुसार वास्तविक परिवर्तन वैशिष्ट्य आदर्शापेक्षा लक्षणीय भिन्न असू शकते. हे फरक मोजण्यासाठी अनेक पॅरामीटर्स आहेत.

स्थिर मापदंड

ठराव- समीप मूल्ये डीजे रूपांतरित करताना Uout वाढवा, म्हणजे EMR वर भिन्न. ही वाढ ही परिमाणीकरणाची पायरी आहे. बायनरी रूपांतरण कोडसाठी, परिमाणीकरण चरणाचे नाममात्र मूल्य h=U psh /(2N-1) आहे, जेथे U psh हे DAC (पूर्ण स्केल व्होल्टेज) चे नाममात्र कमाल आउटपुट व्होल्टेज आहे, N ही DAC ची बिट क्षमता आहे. . कनवर्टरची बिट क्षमता जितकी जास्त असेल तितके त्याचे रिझोल्यूशन जास्त असेल.

पूर्ण प्रमाणात त्रुटी- शून्य ऑफसेटच्या अनुपस्थितीत रूपांतरण स्केल मर्यादेच्या वास्तविक आणि आदर्श मूल्यांमधील सापेक्ष फरक.

हा एकूण त्रुटीचा गुणाकार घटक आहे. कधीकधी संबंधित EMP क्रमांकाद्वारे सूचित केले जाते.

शून्य ऑफसेट त्रुटी- DAC इनपुट कोड शून्य असताना Uout चे मूल्य. तो एकूण त्रुटीचा एक जोड घटक आहे. सामान्यत: मिलिव्होल्टमध्ये किंवा पूर्ण प्रमाणात टक्केवारी म्हणून सांगितले जाते:

नॉनलाइनरिटी- इष्टतम (चित्र 22 मधील ओळ 2) पासून वास्तविक रूपांतरण वैशिष्ट्य U out (D) चे कमाल विचलन. नॉनलाइनरिटी त्रुटीचे मूल्य कमी करण्यासाठी इष्टतम वैशिष्ट्य प्रायोगिकरित्या आढळते. नॉनलाइनरिटी सहसा संबंधित युनिट्समध्ये परिभाषित केली जाते, परंतु संदर्भ डेटामध्ये ते EMP मध्ये देखील दिले जाते. अंजीर मध्ये दर्शविलेल्या वैशिष्ट्यांसाठी. 22.

विभेदक नॉनलाइनरिटी म्हणजे एका इनपुट कोड मूल्यापासून दुसऱ्या समीप मूल्याकडे जाताना वास्तविक परिवर्तन वैशिष्ट्यपूर्ण Uout(D) च्या विचलनाचा जास्तीत जास्त बदल (चिन्ह लक्षात घेऊन) आहे. सहसा संबंधित युनिट्समध्ये किंवा EMP मध्ये परिभाषित केले जाते. अंजीर मध्ये दर्शविलेल्या वैशिष्ट्यांसाठी. 22,

रूपांतरण वैशिष्ट्याची मोनोटोनिसिटी ही इनपुट कोड D मधील वाढ (कमी) सह DAC आउटपुट व्होल्टेज Uout मध्ये वाढ (कमी) आहे. जर भिन्नता नॉनलाइनरिटी सापेक्ष परिमाणीकरण चरण h/Upsh पेक्षा जास्त असेल, तर कनवर्टर वैशिष्ट्य आहे नॉन-मोनोटोनिक

DA कनवर्टरची तापमान अस्थिरता पूर्ण प्रमाणात त्रुटी आणि शून्य ऑफसेट त्रुटीच्या तापमान गुणांकांद्वारे दर्शविली जाते.

पूर्ण स्केल आणि शून्य ऑफसेट त्रुटी कॅलिब्रेशन (ट्यूनिंग) द्वारे दुरुस्त केल्या जाऊ शकतात. नॉनलाइनरिटी त्रुटी सोप्या मार्गाने दूर केल्या जाऊ शकत नाहीत.

डायनॅमिक पॅरामीटर्स

जेव्हा इनपुट कोड अचानक बदलतो तेव्हा आउटपुट सिग्नलमधील बदलानुसार DAC चे डायनॅमिक पॅरामीटर्स निर्धारित केले जातात, सामान्यतः “सर्व शून्य” ते “सर्व” (चित्र 23) मूल्य.

सेटलिंग वेळ- इनपुट कोड बदलल्यापासून (चित्र 23 t=0 मध्ये) शेवटच्या वेळी समानता पूर्ण होईपर्यंत वेळ मध्यांतर

|यूबाहेर - यू psh |= d/2,

निराधार दर- क्षणिक प्रक्रियेदरम्यान Uout(t) च्या बदलाचा कमाल दर. ज्या कालावधीत ही वाढ झाली त्या वेळेत डी Uout च्या वाढीचे गुणोत्तर म्हणून त्याची व्याख्या केली जाते. सामान्यतः व्होल्टेज आउटपुट सिग्नलसह डीएसीच्या तांत्रिक वैशिष्ट्यांमध्ये निर्दिष्ट केले जाते. वर्तमान आउटपुटसह DAC साठी, हे पॅरामीटर मोठ्या प्रमाणावर आउटपुट op-amp च्या प्रकारावर अवलंबून असते.

व्होल्टेज आउटपुटसह DAC चा गुणाकार करण्यासाठी, युनिटी गेन फ्रिक्वेंसी आणि पॉवर बँडविड्थ अनेकदा निर्दिष्ट केले जातात, जे प्रामुख्याने आउटपुट ॲम्प्लिफायरच्या गुणधर्मांद्वारे निर्धारित केले जातात.

DAC आवाज

सेमीकंडक्टर उपकरणांमध्ये होणाऱ्या भौतिक प्रक्रियेमुळे विविध कारणांमुळे DAC आउटपुटवर आवाज दिसू शकतो. उच्च-रिझोल्यूशन DAC च्या गुणवत्तेचे मूल्यांकन करण्यासाठी, रूट मीन स्क्वेअर नॉइजची संकल्पना वापरण्याची प्रथा आहे. ते सहसा दिलेल्या वारंवारता बँडमध्ये nV/(Hz) 1/2 मध्ये मोजले जातात.

सर्जेस (पल्स नॉइज) हे आउटपुट व्होल्टेजमधील तीक्ष्ण शॉर्ट स्पाइक्स किंवा डिप्स आहेत जे आउटपुट कोड व्हॅल्यूजमध्ये बदल करताना डीएसीच्या वेगवेगळ्या बिट्समध्ये ॲनालॉग स्विच उघडणे आणि बंद करणे या गैर-सिंक्रोनिझममुळे होते. उदाहरणार्थ, जर, कोड मूल्य 011...111 वरून 100...000 मूल्याकडे जात असताना, वजन प्रवाहांच्या बेरीजसह D-A कनवर्टरच्या सर्वात महत्त्वाच्या अंकाची की खालच्या कींपेक्षा नंतर उघडते. अंक बंद होतात, नंतर 000...000 कोडशी संबंधित, DAC आउटपुटवर काही काळ सिग्नल अस्तित्वात असेल.

ओव्हरशूट हे हाय-स्पीड डीएसीसाठी वैशिष्ट्यपूर्ण आहे, जेथे त्यांना गुळगुळीत करू शकणारे कॅपेसिटन्स कमी केले जातात. उत्सर्जन रोखण्याचा एक मूलगामी मार्ग म्हणजे नमुना-आणि-होल्ड उपकरणे वापरणे. उत्सर्जनाचे मूल्यांकन त्यांच्या क्षेत्रानुसार केले जाते (pV*s मध्ये).

टेबलमध्ये 2 काही प्रकारच्या डिजिटल-टू-एनालॉग कन्व्हर्टरची सर्वात महत्वाची वैशिष्ट्ये दर्शविते.

टेबल 2

DAC इनपुटवर जवळच्या डिजिटल कोडकडे जाताना संदर्भ सरळ रेषेतून जास्तीत जास्त विचलन दर्शवते (चित्र 2.39, d पहा). संदर्भ रेषेचा उतार वास्तविक DAC लाभावर आधारित निर्धारित केला जातो. अंजीर मध्ये दर्शविलेल्या वैशिष्ट्यांसाठी. २.३८,

δ dn = e U j − e j + 1 100%

6. परिवर्तन वैशिष्ट्याची मोनोटोनिसिटी - आउटपुट व्होल्टेज वाढणे (कमी).

वाढत्या (कमी होत) इनपुट कोडसह DAC व्होल्टेज Uout D. जर निरपेक्ष युनिट्समधील भिन्नता नॉनलाइनरिटी क्वांटायझेशन चरण h पेक्षा जास्त असेल, तर कनवर्टर वैशिष्ट्य नॉन-मोनोटोनिक आहे.

विभेदक नॉनलाइनरिटी सहसा समीप कोडवर जाताना त्याच्या कमाल मूल्यापर्यंत पोहोचते, अनेक बिट्स स्विचिंगसह (उदाहरणार्थ, कोड 01111 वरून कोड 10000 वर जाताना). या प्रकरणात, ते एनालॉग परिमाणीकरण चरण ओलांडू शकते, जे योग्य ध्रुवीयतेसह (–), DAC हस्तांतरण वैशिष्ट्याची नॉन-मोनोटोनिसिटीकडे नेईल. (इनपुटवरील संख्या जसजशी वाढते, आउटपुटवरील ॲनालॉग मूल्य कमी होते).

खालील आउटपुट व्होल्टेज मूल्ये 6-बिट DAC च्या आउटपुटवर 10 V च्या नाममात्र पूर्ण स्केल व्होल्टेजसह मोजली गेली (टेबल 2.1 पहा).

तक्ता 2.1.

चला अभ्यासाअंतर्गत डीएसीचे मुख्य पॅरामीटर्स निर्धारित करूया: अ) बायस व्होल्टेज - +0.2 व्ही; b) पूर्ण प्रमाणात त्रुटी नाही;

c) DAC वैशिष्ट्य नॉन-मोनोटोनिक आहे;

0.19 V. कोड 0111 (Uscor = 1.28) वरून जवळच्या 1000 (Uscor = 1.2) वर जाताना, आउटपुट व्होल्टेज वाढत नाही, परंतु कमी होते.

तथापि, कारण बिट त्रुटींची बीजगणितीय बेरीज 0 च्या बरोबरीची आहे. नॉनलाइनरिटीचा एकमेव प्रकार म्हणजे डिफरेंशियल नॉनलाइनरिटी.

7. तापमान अस्थिरता DA कनवर्टर पूर्ण प्रमाणात त्रुटी आणि शून्य ऑफसेट त्रुटीच्या तापमान गुणांकांद्वारे वैशिष्ट्यीकृत आहे.

पूर्ण स्केल आणि शून्य ऑफसेट त्रुटी कॅलिब्रेशन (ट्यूनिंग) द्वारे दुरुस्त केल्या जाऊ शकतात. नॉनलाइनरिटी त्रुटी सोप्या मार्गाने दूर केल्या जाऊ शकत नाहीत.

२.५.२. DAC डायनॅमिक पॅरामीटर्स

जेव्हा इनपुटवरील डिजिटल कोडचे मूल्य अचानक बदलते तेव्हा DAC चे डायनॅमिक पॅरामीटर्स आउटपुट ॲनालॉग मूल्यातील बदलाद्वारे मोजले जातात. संक्रमण प्रक्रियेची वेळ Ni च्या अनुक्रमिक रूपांतरित मूल्यांमध्ये वाढत्या फरकाने वाढते. म्हणून, DAC चे डायनॅमिक पॅरामीटर्स सामान्यतः रूपांतरित कोडमधील फरकाच्या कमाल मूल्यावर (000...000 ते 111...111 आणि त्याउलट कोड बदलणे) आणि येथे निर्धारित केले जातात विशिष्ट DAC लोड मूल्य.

1. विलंब वेळ(t zd) – वेळ मध्यांतर ज्या दरम्यान आउटपुट मूल्य x(t) पुढील आणि मागील मूल्यांमधील 0.1 फरकाने (0.1(xj -xi)) बदलते (चित्र 2.40 पहा).

2. उठण्याची वेळ(t nr) - वेळ मध्यांतर ज्या दरम्यान आउटपुट ॲनालॉग मूल्य बदलते

x i +0.1(x j - x i) पासून x i +0.9(x j - x i) पर्यंत बदलते.

2.5.3. आवाज, हस्तक्षेप, drifts

1. सेमीकंडक्टर उपकरणांमध्ये होणाऱ्या भौतिक प्रक्रियांमुळे विविध कारणांमुळे DAC आउटपुटवर आवाज दिसू शकतो. उच्च-रिझोल्यूशन DAC च्या गुणवत्तेचे मूल्यांकन करण्यासाठी, रूट मीन स्क्वेअर नॉइजची संकल्पना वापरण्याची प्रथा आहे. ते सहसा दिलेल्या वारंवारता बँडमध्ये nV/(Hz) 1/2 मध्ये मोजले जातात.

2. उत्सर्जन (नाडीचा आवाज, अडथळे)- डीएसी इनपुटवर अंकीय कोडच्या मूल्यातील बदलादरम्यान आउटपुट सिग्नलमध्ये तीक्ष्ण स्पाइक किंवा घट, DAC च्या वेगवेगळ्या बिट्समध्ये ॲनालॉग स्विचचे उघडणे आणि बंद करणे याच्या नॉन-सिंक्रोनिझममुळे. उदाहरणार्थ, जर, कोड 011...111 पासून कोड 100...000 मध्ये संक्रमणादरम्यान, DAC च्या सर्वात लक्षणीय बिटची की खालच्या बिट्सच्या की बंद होण्यापेक्षा नंतर उघडते, नंतर आउटपुटवर DAC काही काळासाठी कोड 000...000 शी संबंधित सिग्नल असेल. ही की आधी उघडल्यास, कोड 111...111 शी संबंधित सिग्नल काही काळासाठी DAC आउटपुटवर अस्तित्वात असेल.

ओव्हरशूट हे हाय-स्पीड DAC साठी वैशिष्ट्यपूर्ण आहे, जेथे त्यांना गुळगुळीत करू शकणारे कॅपेसिटन्स कमी केले जातात. उत्सर्जन रोखण्याचा एक मूलगामी मार्ग म्हणजे उपकरणे वापरणे फेच-होल्ड. उत्सर्जनाचे मूल्यांकन त्यांच्या क्षेत्रानुसार केले जाते (pV*s मध्ये).

3. ॲनालॉग-टू-डिजिटल कन्व्हर्टर (ADC)

एक उपकरण जे आपोआप (माप आणि एन्कोड) ॲनालॉग व्हॅल्यूज सतत बदलत राहणाऱ्या समतुल्य संख्यात्मक कोड व्हॅल्यूजमध्ये रुपांतरित करते त्याला म्हणतात. analog-to-digital कनवर्टर(ADC). परिवर्तन हे सुनिश्चित करते की वेगळे नमुने (t i) कोड मूल्य N ti शी संबंधित आहेत. वेळेच्या कोणत्याही क्षणासाठी परिमाणवाचक कनेक्शन t i संबंधाद्वारे निर्धारित केले जाते

Nti = x(ti )/∆ x ±δ Nti

जेथे δN ti ही दिलेल्या पायरीवरील रूपांतरण त्रुटी आहे (परिमाणीकरण त्रुटी किंवा क्वांटम नॉइज)

nia), and∆x ही परिमाणीकरण पायरी आहे (किंवा EMP चे analog समतुल्य).

ADC ही अशी उपकरणे आहेत जी ॲनालॉग उपकरणांमधून सतत इनपुट सिग्नल स्वीकारतात आणि संगणक आणि इतर डिजिटल उपकरणांसह कार्य करण्यासाठी योग्य डिजिटल सिग्नल आउटपुट करतात.

ADCs, DACs प्रमाणे, विविध क्षेत्रात मोठ्या प्रमाणावर वापरले जातात, डिजिटल मापन यंत्रे, प्रणाली आणि माहिती प्रक्रिया आणि प्रदर्शित करण्यासाठी उपकरणे, स्वयंचलित देखरेख आणि नियंत्रण प्रणाली, संगणक इनपुट/आउटपुट उपकरणे इत्यादींचा अविभाज्य भाग आहे.

एडीसीचे मुख्य पॅरामीटर्स (वेरिएशन रेंज, टाइमिंग पॅरामीटर्स, स्टॅटिक एरर्स) लेक्चर्सच्या दुसऱ्या भागात चर्चा केलेल्या संबंधित डीएसी पॅरामीटर्सचा समान अर्थ आहे. म्हणून, आम्ही एडीसी पॅरामीटर्सच्या केवळ काही वैशिष्ट्यपूर्ण वैशिष्ट्यांचा विचार करू.

शून्य आणि एकूण विचलनाचे स्थिरीकरण. पॅरामीटर ड्रिफ्ट आणि नॉनलाइनरिटीमुळे त्रुटी राहतात.

वास्तविक ADCs मध्ये, आदर्श पासून सरासरी परिमाणीकरण वैशिष्ट्याचे विचलन आहे

इनपुट सिग्नलमधील बदलांच्या संपूर्ण श्रेणीवर थेट ( नॉनलाइनरिटी एरर ∆Uअंजीर पहा. 3.2, c). ट्रान्सफॉर्मेशन रेखीयता त्रुटीचे आणखी एक माप आहे विभेदक नॉनलाइनरिटी. हे सूचित करते की वैयक्तिक पायरीची रुंदी निर्दिष्ट परिमाणीकरण चरण मूल्यापेक्षा किती वेगळी आहे (संबंधित DAC पॅरामीटर प्रमाणेच निर्धारित केले जाते). जर निरपेक्ष मूल्यातील विभेदक नॉनलाइनरिटी क्वांटायझेशन चरणापेक्षा जास्त असेल, तर मापन दरम्यान काही कोड चुकतील (चित्र 3.2, d पहा).

तांदूळ. ३.२. एडीसी रूपांतरण त्रुटी:

a - शून्य ऑफसेट त्रुटी; b - ट्रान्समिशन गुणांक त्रुटी; c - नॉनलाइनरिटी; d - कोड वगळणे

अशा प्रकारे, ऑपरेशनच्या स्थिर अचूकतेच्या दृष्टिकोनातून, एडीसीचे सर्वसमावेशक वैशिष्ट्य म्हणजे त्याचे वास्तविक परिमाणीकरण वैशिष्ट्य.

विचारात घेतलेल्या स्थिर त्रुटी स्थिर किंवा अर्ध-स्थिर (रूपांतर अंतरावर स्थिर) सिग्नलसह कन्व्हर्टरच्या ऑपरेशनचे वैशिष्ट्य दर्शवितात.

3.1.2. डायनॅमिक एडीसी पॅरामीटर्स

1) रूपांतरण वेळ टी pr म्हणजे सॅम्पलिंग पल्सच्या सुरुवातीपासून किंवा आउटपुटवर दिलेल्या नमुन्याशी संबंधित स्थिर कोड येईपर्यंत मोजला जाणारा वेळ. काही प्रकारच्या एडीसीसाठी हे मूल्य इनपुट सिग्नलच्या मूल्यावर अवलंबून व्हेरिएबल असते, इतरांसाठी ते अंदाजे स्थिर असते. स्टोरेज सॅम्पलिंग डिव्हाइसशिवाय ऑपरेट करताना, ते आहे छिद्र वेळ. साध्य करण्यायोग्य नमुना (रूपांतर) दर परिभाषित करते.

एडी कन्व्हर्टरसाठी अर्जाची दोन क्षेत्रे आहेत:

डिजिटल मापन यंत्रे (व्होल्टमीटर);

सिग्नल प्रक्रिया.

पहिल्या प्रकरणात, असे गृहित धरले जाते की रूपांतरण वेळेत इनपुट व्होल्टेज स्थिर आहे. सिग्नल प्रोसेसिंगमध्ये, दुसरीकडे, इनपुट व्होल्टेज सतत बदलत असते. डिजिटल सह

वेळ-विविध प्रमाण मोजताना यादृच्छिक त्रुटी कमी करताना लक्षणीय अडचणी उद्भवतात. या प्रकरणात, मोजलेल्या मूल्याचा सर्वोत्तम अंदाज प्राप्त करण्यासाठी, फिल्टरिंग प्रक्रिया वापरली जाते. वापरल्या जाणाऱ्या परिवर्तनांच्या प्रकारानुसार, रेखीय आणि नॉनलाइनर फिल्टरिंग वेगळे केले जाते, जेथे वैयक्तिक प्रक्रियांची अंमलबजावणी हार्डवेअर आणि सॉफ्टवेअर दोन्हीमध्ये केली जाऊ शकते.

फिल्टरिंगचा वापर केवळ ॲनालॉग सिग्नल ट्रान्समिशनच्या इनपुट सर्किट्सवर होणारा हस्तक्षेप रोखण्यासाठी केला जाऊ शकत नाही, परंतु आवश्यक असल्यास, इनपुट सिग्नलचा स्पेक्ट्रम मर्यादित करण्यासाठी आणि आउटपुट सिग्नलचे स्पेक्ट्रम पुनर्संचयित करण्यासाठी (यावर आधी चर्चा केली गेली आहे). आवश्यक असल्यास, ट्यून करण्यायोग्य कटऑफ वारंवारता असलेले फिल्टर वापरले जाऊ शकतात.

पद्धतशीर त्रुटींचे स्वयंचलित सुधारणेचा वापर चॅनेलचे स्वतःच्या स्थितीत रुपांतर मानले जाऊ शकते. आधुनिक घटक बेसचा वापर आज इनपुट सर्किट्सची अंमलबजावणी करण्यास अनुमती देतो जे इनपुट सिग्नलच्या वैशिष्ट्यांशी, विशेषतः, त्याच्या डायनॅमिक श्रेणीशी जुळवून घेतात. अशा अनुकूलनासाठी, नियंत्रित लाभासह इनपुट ॲम्प्लिफायर आवश्यक आहे. जर, मागील मोजमापांच्या परिणामांच्या आधारे, हे स्थापित करणे शक्य झाले की सिग्नलची डायनॅमिक श्रेणी एडीसी इनपुट सिग्नलच्या श्रेणीच्या तुलनेत लहान आहे, तर सिग्नलची डायनॅमिक श्रेणी त्याच्याशी संबंधित होईपर्यंत ॲम्प्लीफायरचा फायदा वाढविला जातो. एडीसीची ऑपरेटिंग रेंज. अशा प्रकारे, सिग्नल सॅम्पलिंग त्रुटी कमी करणे आणि परिणामी, मोजमापांची अचूकता वाढवणे शक्य आहे. डिजिटल कंट्रोलरद्वारे मापन परिणामांवर प्रक्रिया करताना इनपुटवर सिग्नल गेनमधील बदल सॉफ्टवेअरमध्ये विचारात घेतला जातो.

सिग्नलची डायनॅमिक श्रेणी आणि ADC ची ऑपरेटिंग रेंज यांच्यातील पत्रव्यवहाराचे मूल्यांकन करण्यासाठी निकषांवर पुढे चर्चा केली जाईल आणि इनपुट चॅनेलला इनपुट सिग्नलच्या वारंवारता गुणधर्मांशी जुळवून घेण्याच्या पद्धतींचा देखील विचार केला जाईल.

२.४. नमुना-आणि-धारण साधने

माहिती गोळा करताना आणि त्यानंतरचे रूपांतरण, अनेकदा विशिष्ट कालावधीसाठी ॲनालॉग सिग्नलचे मूल्य निश्चित करणे आवश्यक असते. या उद्देशासाठी, सॅम्पलिंग आणि स्टोरेज डिव्हाइसेस (एसएसडी) वापरली जातात. अशा उपकरणांचे दुसरे नाव ॲनालॉग स्टोरेज डिव्हाइसेस (AMD) आहे. त्यांचे कार्य दोन पद्धतींमध्ये चालते. सॅम्पलिंग (ट्रॅकिंग) मोडमध्ये, त्यांनी त्यांच्या आउटपुटवर इनपुट ॲनालॉग सिग्नलची पुनरावृत्ती करणे आवश्यक आहे आणि स्टोरेज मोडमध्ये, त्यांनी डिव्हाइस या मोडवर स्विच करण्याच्या क्षणापूर्वीचा शेवटचा इनपुट व्होल्टेज त्यांच्या आउटपुटमध्ये संचयित करणे आणि आउटपुट करणे आवश्यक आहे.

सर्वात सोप्या बाबतीत, UVH तयार करताना, ही ऑपरेशन्स करण्यासाठी आपल्याला फक्त कॅपेसिटरची आवश्यकता असते. सह XP आणि की एस(चित्र 2.12. ए). जेव्हा स्विच बंद असेल, तेव्हा कॅपेसिटरवरील व्होल्टेज आणि यूव्हीएचच्या आउटपुटवर इनपुटची पुनरावृत्ती होईल. की उघडल्यावर, कॅपेसिटरवरील व्होल्टेज, ज्याचे मूल्य की उघडल्याच्या क्षणी इनपुट व्होल्टेजच्या बरोबरीचे असेल, त्यावर संग्रहित केले जाईल आणि UVH च्या आउटपुटमध्ये प्रसारित केले जाईल.

https://pandia.ru/text/78/077/images/image030_18.jpg" width="457" height="428 src=">

तांदूळ. २.१२. UVH चे कार्यात्मक आकृती ( ए) आणि त्याच्या ऑपरेशनचे वेळ रेखाचित्र ( b)

अर्थात, व्यावहारिक अंमलबजावणीमध्ये, स्टोरेज मोडमध्ये कॅपेसिटरवरील व्होल्टेज पातळी स्थिर राहणार नाही (चित्र 2.12. b) भारातून विद्युत् प्रवाहामुळे आणि स्वतःच्या गळती करंटमुळे डिस्चार्ज झाल्यामुळे. UVH च्या आउटपुटवर कॅपेसिटर व्होल्टेज शक्य तितक्या काळ स्वीकार्य पातळीवर राहण्यासाठी, op-amp वर एक रिपीटर स्थापित केला जातो ( डी.ए.अंजीर मध्ये 1. २.१२. ए). तुम्हाला माहिती आहेच की, रिपीटरमध्ये इनपुट प्रतिबाधा जास्त असते. हे कॅपेसिटर सर्किट आणि लोड सर्किटला रेझिस्टन्समध्ये "डीकपल्स" करते आणि लोडद्वारे कॅपेसिटरचे डिस्चार्ज लक्षणीयरीत्या कमी करते. आपले स्वतःचे गळती प्रवाह कमी करण्यासाठी, आपल्याला उच्च-गुणवत्तेच्या डायलेक्ट्रिकसह कॅपेसिटर निवडण्याची आवश्यकता आहे. आणि अर्थातच, कॅपेसिटरवरील व्होल्टेज शक्य तितक्या काळ स्थिर राहण्यासाठी, शक्य तितक्या मोठ्या क्षमतेची क्षमता घेणे आवश्यक आहे.

स्टोरेज मोडमधून ट्रॅकिंग मोडमध्ये यूव्हीएच स्थानांतरित करताना, कॅपेसिटरवरील व्होल्टेज ताबडतोब वर्तमान इनपुट व्होल्टेज पातळीपर्यंत पोहोचणार नाही (चित्र 2.12. b). हे होण्यासाठी लागणारा वेळ कॅपेसिटर चार्ज होण्यासाठी लागणाऱ्या वेळेनुसार निर्धारित केला जाईल - या वेळेला अधिग्रहण वेळ किंवा सॅम्पलिंग वेळ म्हणतात. कॅपेसिटर जितक्या वेगाने चार्ज होईल तितका त्याचा चार्ज करंट जास्त असेल. हा प्रवाह मागील स्टेजच्या आउटपुट प्रतिरोधाद्वारे मर्यादित होऊ नये म्हणून, ओप-एम्प ( डी.ए.अंजीर मध्ये 2. २.१२. ए). या प्रकरणात, रिपीटरला कमी आउटपुट प्रतिबाधा असलेली मालमत्ता वापरली जाते. कॅपेसिटर तिची क्षमता जितकी कमी असेल तितक्या वेगाने चार्ज होईल. अशा प्रकारे, वेगवेगळ्या मोडमध्ये UVH च्या इष्टतम ऑपरेशनसाठी कॅपेसिटर कॅपेसिटन्सचे मूल्य निवडण्याच्या अटी विरोधाभासी आहेत - प्रत्येक वेळी कॅपेसिटरची क्षमता त्याच्या ऑपरेटिंग मोडच्या कालावधीसाठी विशिष्ट आवश्यकतांवर आधारित निवडली जाणे आवश्यक आहे.

इनपुट फॉलोअर कॅपेसिटिव्ह लोड चालवतो. म्हणून, ते तयार करण्यासाठी, ऑपरेशनल ॲम्प्लिफायर्स वापरले जातात जे युनिटी गेनवर स्थिर असतात आणि मोठ्या कॅपेसिटिव्ह लोडवर असतात.

ADC मध्ये UVH वापरताना, स्टोरेज वेळ, एक नियम म्हणून, ADC च्या रूपांतरण वेळेपेक्षा जास्त नाही. या प्रकरणात, कॅपॅसिटर मूल्य अशा प्रकारे निवडले जाते की सर्वोत्तम कॅप्चर वेळ प्राप्त होईल, जर एका रूपांतरणादरम्यान व्होल्टेज ड्रॉप ADC च्या किमान लक्षणीय बिटच्या मूल्यापेक्षा जास्त नसेल.

स्टोरेज कॅपेसिटरमधील डायलेक्ट्रिक नुकसान हे त्रुटींच्या स्त्रोतांपैकी एक असल्याने, पॉलीप्रॉपिलिन, पॉलीस्टीरिन आणि टेफ्लॉनपासून बनविलेले डायलेक्ट्रिक असलेले कॅपेसिटर निवडणे चांगले. मीका आणि पॉली कार्बोनेट कॅपेसिटरमध्ये आधीपासूनच खूप मध्यम वैशिष्ट्ये आहेत. आणि आपण सिरेमिक कॅपेसिटर अजिबात वापरू नये.

UVH च्या अचूकतेच्या वैशिष्ट्यांमध्ये शून्य ऑफसेट व्होल्टेजचा समावेश असतो, जो सहसा 5 mV पेक्षा जास्त नसतो (जर इनपुटवर द्विध्रुवीय ट्रान्झिस्टरसह op-amp वापरला असेल; इनपुटवर फील्ड-इफेक्ट ट्रान्झिस्टरसह op-amps मध्ये अधिक लक्षणीय शून्य असते. ऑफसेट) आणि दिलेल्या स्टोरेज कॅपेसिटर क्षमतेसाठी निश्चित व्होल्टेजचा प्रवाह (10-3 ते 10-1 V/s वेगवेगळ्या UVH साठी क्षमतेनुसार सामान्य केला जातो. सह XP = 1,000 pF). कॅपेसिटन्स वाढवून वाहण्याचे प्रमाण कमी केले जाऊ शकते सहएचआर. तथापि, यामुळे सर्किटची गतिशील वैशिष्ट्ये खराब होतात.

UVH च्या डायनॅमिक वैशिष्ट्यांमध्ये हे समाविष्ट आहे: सॅम्पलिंग वेळ, जे दर्शविते की सर्वात प्रतिकूल परिस्थितीत, दिलेल्या सहनशीलतेच्या पातळीसह स्टोरेज कॅपेसिटर चार्ज करण्याची प्रक्रिया किती काळ टिकते; आणि छिद्र विलंब - नियंत्रण व्होल्टेज काढून टाकण्याच्या क्षण आणि किल्लीचे वास्तविक लॉकिंग दरम्यानचा कालावधी.

चांगल्या कामगिरीसह अनेक नमुना-आणि-होल्ड इंटिग्रेटेड सर्किट्स आहेत. अनेक सर्किट्समध्ये अंतर्गत स्टोरेज कॅपेसिटर समाविष्ट आहे आणि 10 V सिग्नलसाठी 0.01% अचूकतेसह दहा किंवा शेकडो नॅनोसेकंदच्या सॅम्पलिंग वेळेची हमी देते. उच्च कार्यक्षमतेची आवश्यकता असल्यास, संकरित आणि मॉड्यूलर UVHs वापरले जाऊ शकतात.

अंजीर मध्ये UVH च्या व्यावहारिक बांधकामाचे उदाहरण म्हणून. आकृती 2.13 LSI K1100SK2 (LF398) चे कार्यात्मक आकृती दर्शविते. सर्किटमध्ये संपूर्ण सर्किट कव्हर करणारा सामान्य नकारात्मक अभिप्राय असतो - फॉलोअर आउटपुटपासून ते op-amp पर्यंत डी.ए.ॲम्प्लिफायरवर रिपीटर इनपुट करण्यासाठी 2 डी.ए. 1.

डेटिंग" href="/text/category/datirovaniye/" rel="bookmark">एडीसी रीडिंग डेट करणे, व्हेरिएबल सिग्नलचे मोजमाप करताना, मल्टी-चॅनेल मापन प्रणालींमध्ये एकाच वेळी विविध सेन्सर्समधून डेटा घेण्यासाठी, उच्च-फ्रिक्वेंसी उत्सर्जन दूर करण्यासाठी कोड बदलताना DAC आउटपुट सिग्नल या आणि UVC च्या इतर अनुप्रयोगांवर पुढील सामग्रीमध्ये अधिक तपशीलवार चर्चा केली जाईल.

3. ॲनालॉग कन्व्हर्टरसाठी डिजिटल

3.1 सामान्य अंमलबजावणी पद्धती

डिजिटल-टू-ॲनालॉग कन्व्हर्टर (डीएसी) ही डिजीटल कोडला एनालॉग सिग्नलमध्ये रूपांतरित करण्यासाठी वापरलेली उपकरणे कोडच्या मूल्याच्या प्रमाणात परिमाणात आहेत.

अधिक जटिल ॲनालॉग-टू-डिजिटल डिव्हाइसेस आणि कन्व्हर्टर्सचे घटक म्हणून, ॲनालॉग सिग्नलच्या पातळीद्वारे नियंत्रित केलेल्या ऍक्युएटर आणि यंत्रणांसह डिजिटल नियंत्रण प्रणाली कनेक्ट करण्यासाठी DAC चा मोठ्या प्रमाणावर वापर केला जातो.

व्यवहारात, DACs चा वापर प्रामुख्याने बायनरी कोड्स रूपांतरित करण्यासाठी केला जातो, त्यामुळे पुढील चर्चा फक्त अशा DAC बद्दल असेल.

कोणताही डीएसी प्रथमतः त्याच्या रूपांतरण कार्याद्वारे वैशिष्ट्यीकृत केला जातो, जो इनपुट मूल्य (डिजिटल कोड) मधील बदलास आउटपुट मूल्य (व्होल्टेज किंवा करंट) मधील बदलाशी जोडतो. ३.१.

तांदूळ. ३.१. DAC चे रूपांतरण कार्य (हस्तांतरण वैशिष्ट्य).

विश्लेषणात्मकदृष्ट्या, DAC रूपांतरण कार्य खालीलप्रमाणे व्यक्त केले जाऊ शकते (जेव्हा आउटपुट सिग्नल व्होल्टेजद्वारे दर्शविला जातो तेव्हा):

यूबाहेर = ( यूकमाल / एनकमाल) एन VX, कुठे

यूआउट - डिजिटल कोडशी संबंधित आउटपुट व्होल्टेज मूल्य एन VX ने DAC इनपुटला पुरवठा केला.

यू MAX – इनपुटवर लागू केलेल्या कमाल कोडशी संबंधित कमाल आउटपुट व्होल्टेज एन MAX

आकार TO DAC प्रमाणानुसार परिभाषित यूकमाल/ एन MAX ला डिजिटल-टू-एनालॉग रूपांतरण गुणोत्तर म्हणतात. वितर्कांमधील बदलांच्या संपूर्ण श्रेणीसाठी त्याची स्थिरता इनपुट कोडच्या मूल्यातील संबंधित बदलांशी आउटपुट ॲनालॉग सिग्नलच्या मूल्यातील बदलांची आनुपातिकता निर्धारित करते. म्हणूनच, इनपुट व्हॅल्यू (डिजिटल कोड) मधील वेगळ्या बदलाशी संबंधित वैशिष्ट्यांचे चरणबद्ध स्वरूप असूनही, असे मानले जाते की DAC रेखीय कन्व्हर्टर आहेत.

जर मूल्य एनव्हीएक्स त्याच्या बिट्सच्या वजनाच्या मूल्यांद्वारे दर्शविले जाऊ शकते, डीएसी रूपांतरण कार्य खालीलप्रमाणे व्यक्त केले जाऊ शकते:

यू OUT = DAC, कुठे

i- इनपुट कोडचा अंक क्रमांक एनव्हीएक्स;

ए i - मूल्य iव्या अंक (शून्य किंवा एक);

यूमी - वजन i-वी श्रेणी;

n- इनपुट कोडच्या बिट्सची संख्या (डीएसीच्या बिट्सची संख्या).

रूपांतरण फंक्शन रेकॉर्ड करण्याची ही पद्धत बहुतांश DAC चे ऑपरेटिंग तत्त्व प्रतिबिंबित करते, ज्यामध्ये मूलत: ॲनालॉग आउटपुट मूल्याच्या समभागांचा समावेश असतो (ॲनालॉग उपायांची बेरीज), ज्यापैकी प्रत्येक संबंधित अंकाच्या वजनाच्या प्रमाणात असते.

सर्वसाधारणपणे, बांधकाम पद्धतीनुसार, DAC ला प्रवाहांच्या भारित बेरीजसह, व्होल्टेजच्या भारित बेरीजसह आणि कोड-नियंत्रित व्होल्टेज विभाजकावर आधारित वेगळे केले जाते.

इनपुट कोडच्या बिट्सच्या मूल्यांनुसार प्रवाहांच्या भारित योगावर आधारित DAC तयार करताना एनवर्तमान जनरेटरमधील व्हीएक्स सिग्नल्सची बेरीज केली जाते आणि आउटपुट सिग्नल करंटद्वारे दर्शविला जातो. या तत्त्वाचा वापर करून चार-बिट DAC चे बांधकाम अंजीर मध्ये स्पष्ट केले आहे. ३.२. जनरेटर करंट्सची मूल्ये बायनरी कोडच्या बिट्सच्या वजनाच्या प्रमाणात निवडली जातात, म्हणजे इनपुट कोडच्या कमीतकमी लक्षणीय बिटशी संबंधित सर्वात लहान वर्तमान जनरेटरचे वर्तमान मूल्य समान असल्यास आय, नंतर प्रत्येक पुढील मूल्य मागील एकापेक्षा दुप्पट मोठे असणे आवश्यक आहे - 2 आय, 4आय, 8आय. प्रत्येक iइनपुट कोडचा वा अंक एन VX नियंत्रणे i-वी की एस i तर iवा अंक एक बरोबर आहे, नंतर संबंधित स्विच बंद आहे आणि नंतर जनरेटर करंट, ज्याचे वर्तमान मूल्य याच्या वजनाच्या प्रमाणात आहे iव्या श्रेणी, कन्व्हर्टरच्या आउटपुट करंटच्या निर्मितीमध्ये भाग घेते. अशा प्रकारे, हे बाहेर वळते की आउटपुट वर्तमान आहे आयएनव्ही.एच.

तांदूळ. ३.२. प्रवाहांच्या भारित योगावर आधारित DAC चे बांधकाम

एन एस 1, एस 2 आणि एसअंजीर मधील चित्रात 4. 3.2 बंद होईल, आणि की एस 3 - उघडा. अशा प्रकारे, प्रवाह समान आहेत आय, 2आयआणि 8 आय. एकूण ते आउटपुट करंट तयार करतील आयबाहेर पडा = 11आय, म्हणजे आउटपुट करंटचे मूल्य आय एन VX = 11.

इनपुट कोडच्या बिट्सच्या मूल्यांनुसार व्होल्टेजच्या भारित योगावर आधारित DAC तयार करताना एन DAC चा I/O आउटपुट सिग्नल व्होल्टेज जनरेटरच्या मूल्यांमधून तयार होतो आणि व्होल्टेजद्वारे दर्शविला जातो. या तत्त्वाचा वापर करून चार-बिट DAC चे बांधकाम अंजीर मध्ये स्पष्ट केले आहे. ३.३. व्होल्टेज जनरेटरची मूल्ये बायनरी वितरण कायद्यानुसार सेट केली जातात - बायनरी कोडच्या बिट्सच्या वजनाच्या प्रमाणात ( इ, 2इ, 4इआणि 8 इ). तर iइनपुट कोडचा वा अंक एन BX एक बरोबर आहे, नंतर संबंधित स्विच उघडा असणे आवश्यक आहे, आणि एक व्होल्टेज जनरेटर ज्याचे व्होल्टेज मूल्य याच्या वजनाच्या प्रमाणात आहे i-वी श्रेणी, आउटपुट व्होल्टेजच्या निर्मितीमध्ये भाग घेते यूकनवर्टर बाहेर. अशा प्रकारे, हे बाहेर वळते की आउटपुट व्होल्टेज आहे यू DAC आउटपुट इनपुट कोड आकाराच्या प्रमाणात आहे एनव्ही.एच.

तांदूळ. ३.३. व्होल्टेजच्या भारित योगावर आधारित DAC चे बांधकाम

उदाहरणार्थ, इनपुट कोड मूल्य असल्यास एन BX अकरा बरोबर आहे, म्हणजे बायनरी स्वरूपात ते (1011) म्हणून दर्शविले जाते, त्यानंतर संबंधित बिट्सद्वारे नियंत्रित की एस 1, एस 2 आणि एसअंजीर मधील चित्रात 4. 3.3 उघडेल, आणि की एस 3 - बंद. अशा प्रकारे, व्होल्टेज समान ई, 2इआणि 8 इ. एकूण ते आउटपुट व्होल्टेज तयार करतील यूआउट = 11 आय, म्हणजे आउटपुट व्होल्टेजचे मूल्य यू OUT इनपुट कोडच्या मूल्याच्या प्रमाणात असेल एन VX = 11.

नंतरच्या प्रकरणात, DAC कोड-नियंत्रित व्होल्टेज विभाजक (Fig. 3.4) म्हणून कार्यान्वित केले जाते.

तांदूळ. ३.४. कोड-नियंत्रित व्होल्टेज डिव्हायडरवर आधारित DAC चे बांधकाम

कोड-नियंत्रित डिव्हायडरमध्ये दोन हात असतात. जर अंमलात आणलेल्या DAC ची बिट रुंदी समान असेल n, तर प्रत्येक हातातील प्रतिरोधकांची संख्या 2 आहे n. की वापरून विभाजकाच्या प्रत्येक हाताचा प्रतिकार बदलला जातो एस. की डीकोडरच्या आउटपुट युनिटरी कोडद्वारे नियंत्रित केल्या जातात डीसी, आणि एका हाताच्या चाव्या थेट त्याच्याद्वारे नियंत्रित केल्या जातात, तर इतर इन्व्हर्टरद्वारे नियंत्रित केल्या जातात. डीकोडरच्या आउटपुट कोडमध्ये इनपुट कोडच्या मूल्याप्रमाणे अनेक युनिट्स असतात एनव्ही.एच. हे समजणे कठीण नाही की विभाजकाचे विभाजन गुणांक नेहमी इनपुट कोडच्या मूल्याच्या प्रमाणात असेल. एनव्ही.एच.

शेवटच्या दोन पद्धती त्यांच्या अंमलबजावणीच्या व्यावहारिक अडचणींमुळे मोठ्या प्रमाणावर वापरल्या जात नाहीत. व्होल्टेजच्या भारित योगासह DAC संरचनेसाठी, व्होल्टेज जनरेटर लागू करणे अशक्य आहे जे आउटपुटमध्ये शॉर्ट सर्किटला अनुमती देईल, तसेच बंद स्थितीत अवशिष्ट व्होल्टेज नसलेले स्विचेस. कोड-नियंत्रित विभाजकावर आधारित DAC संरचनेत, विभाजकाच्या दोन भुजांपैकी प्रत्येकामध्ये मोठ्या संख्येने प्रतिरोधक असतात (2 n), त्या व्यवस्थापित करण्यासाठी समान संख्या आणि मोठ्या डीकोडरचा समावेश आहे. म्हणून, या दृष्टीकोनातून, DAC ची अंमलबजावणी खूप त्रासदायक ठरते. अशाप्रकारे, व्यवहारात वापरण्यात येणारी मुख्य रचना म्हणजे वर्तमान-वेटेड समेशन DAC रचना.

3.2 भारित वर्तमान योगासह DAC

प्रवाहांच्या भारित बेरीजसह साध्या DAC च्या बांधकामाचा विचार करूया. सर्वात सोप्या प्रकरणात, अशा डीएसीमध्ये प्रतिरोधक मॅट्रिक्स आणि स्विचचा एक संच असतो (चित्र 3.5).

तांदूळ. ३.५. प्रतिरोधक मॅट्रिक्स DAC अंमलबजावणी

मॅट्रिक्समधील कीची संख्या आणि प्रतिरोधकांची संख्या बिट्सच्या संख्येइतकी आहे nइनपुट कोड एनव्ही.एच. प्रतिरोधक मूल्ये बायनरी कोडच्या वजनाच्या प्रमाणात निवडली जातात, म्हणजे मालिकेच्या मूल्यांच्या प्रमाणात 2i,i = 1… n. जेव्हा व्होल्टेज स्त्रोत मॅट्रिक्सच्या सामान्य नोडशी जोडलेला असतो आणि कळा बंद केल्या जातात, तेव्हा प्रत्येक रेझिस्टरमधून विद्युत प्रवाह वाहतो. प्रतिरोधकांची वर्तमान मूल्ये, त्यांच्या मूल्यांच्या योग्य निवडीबद्दल धन्यवाद, बायनरी कायद्यानुसार वितरित केले जातील, म्हणजे, बायनरी कोडच्या बिट्सच्या वजनाच्या प्रमाणात. एंट्री कोड सबमिट करताना एन VX की इनपुट कोडच्या संबंधित बिट्सच्या मूल्यानुसार चालू केल्या जातात. संबंधित बिट एक बरोबर असल्यास की बंद केली जाते. या प्रकरणात, वर्तमान नोडमध्ये, या बिट्सच्या वजनाच्या प्रमाणात, प्रवाहांची बेरीज केली जाते आणि संपूर्णपणे नोडमधून वाहणार्या करंटची परिमाण इनपुट कोडच्या मूल्याच्या प्रमाणात असेल. एनव्ही.एच.

अशा संरचनेत दोन आउटपुट नोड्स आहेत. इनपुट कोडच्या बिट्सच्या मूल्यावर अवलंबून, संबंधित की डिव्हाइसच्या आउटपुटशी कनेक्ट केलेल्या नोडशी किंवा दुसर्या नोडशी जोडल्या जातात, जे बहुतेक वेळा ग्राउंड केले जाते. या प्रकरणात, स्विचच्या स्थितीकडे दुर्लक्ष करून, मॅट्रिक्सच्या प्रत्येक रेझिस्टरमधून विद्युत प्रवाह सतत वाहतो आणि संदर्भ व्होल्टेज स्त्रोतापासून वापरल्या जाणाऱ्या विद्युत् प्रवाहाचे प्रमाण स्थिर असते.

तांदूळ. ३.६. प्रतिरोधक मॅट्रिक्सवर आधारित आणि स्विचसह DAC ची अंमलबजावणी

मॅट्रिक्स प्रतिरोधकांच्या सर्वात लहान आणि सर्वात मोठ्या मूल्यांमधील मोठे गुणोत्तर हे दोन्ही संरचनांचा एक सामान्य तोटा मानला जातो. त्याच वेळी, रेझिस्टर रेटिंगमध्ये मोठा फरक असूनही, सर्वात मोठे आणि सर्वात लहान रेझिस्टर रेटिंग फिट करताना समान निरपेक्ष त्रुटी सुनिश्चित करणे आवश्यक आहे. म्हणजेच, मोठे प्रतिरोधक बसवण्याची सापेक्ष अचूकता खूप जास्त असावी. दहा पेक्षा जास्त बिट्स असलेल्या एकात्मिक DAC डिझाइनमध्ये, हे साध्य करणे खूप कठीण आहे.

प्रतिरोधक सामग्रीवर आधारित रचना या सर्व गैरसोयींपासून मुक्त आहेत. आर- 2आर matrices (Fig. 3.7).

तांदूळ. ३.७. DAC आधारित अंमलबजावणी आर-2आरप्रतिरोधक मॅट्रिक्स

आणि स्विच की सह

रेझिस्टिव्ह मॅट्रिक्सच्या या बांधणीने तुम्ही हे सत्यापित करू शकता की, प्रत्येक त्यानंतरच्या समांतर शाखेतील प्रवाह मागीलपेक्षा दोन पट कमी आहे, म्हणजेच त्यांची मूल्ये बायनरी कायद्यानुसार वितरीत केली जातात. केवळ दोन रेझिस्टर व्हॅल्यूजच्या मॅट्रिक्समधील उपस्थिती, दोनच्या घटकाने भिन्न, समायोजनाच्या सापेक्ष अचूकतेवर उच्च मागणी न करता, त्यांची मूल्ये अगदी सहजपणे समायोजित करणे शक्य करते.

3.3 DAC पॅरामीटर्स आणि त्रुटी

डीएसीच्या इलेक्ट्रिकल वैशिष्ट्यांची प्रणाली, त्यांच्या बांधकाम आणि ऑपरेशनची वैशिष्ट्ये प्रतिबिंबित करते, डझनपेक्षा जास्त पॅरामीटर्स एकत्र करते. खाली मुख्य आहेत, नियामक आणि तांत्रिक दस्तऐवजांमध्ये समाविष्ट करण्यासाठी शिफारस केलेले सर्वात सामान्य आणि स्थिर आणि डायनॅमिक मोडमध्ये कन्व्हर्टरच्या ऑपरेशनचे पूर्णपणे वर्णन करतात.

1. बिट्सची संख्या – इनपुट कोडच्या बिट्सची संख्या.

2. रूपांतरण गुणांक – रेखीय रूपांतरण कार्यासाठी इनपुट सिग्नल वाढीचे आउटपुट सिग्नल वाढीचे गुणोत्तर.

3. आउटपुट व्होल्टेज किंवा करंटची सेटलिंग वेळ म्हणजे डीएसीच्या इनपुटवर दिलेल्या कोड बदलाच्या क्षणापासून आउटपुट व्होल्टेज किंवा करंट शेवटी वजनाच्या समान रुंदी असलेल्या झोनमध्ये प्रवेश करेपर्यंतचा वेळ मध्यांतर आहे. किमान लक्षणीय बिट (LSB), स्थिर-स्थिती मूल्याच्या सापेक्ष सममितीयरित्या स्थित. अंजीर मध्ये. आकृती 3.8 DAC चे संक्रमण कार्य दर्शविते, जेव्हा कोड बदलतो तेव्हा DAC आउटपुट सिग्नलमधील बदल दर्शवितो. सेटलिंग वेळेव्यतिरिक्त, ते DAC चे इतर काही डायनॅमिक पॅरामीटर्स दर्शवते - आउटपुट सिग्नलच्या ओव्हरशूटचे प्रमाण, ओलसर होण्याची डिग्री, सेटलिंग प्रक्रियेची कोनीय वारंवारता इ. विशिष्ट DAC ची वैशिष्ट्ये निर्धारित करताना, हे वैशिष्ट्य काढून टाकले जाते जेव्हा कोड शून्य मूल्यावरून त्याच्या कमाल अर्थाच्या अर्ध्या समान कोडमध्ये बदलतो.

4. कमाल रूपांतरण वारंवारता – सर्वोच्च नमुना वारंवारता ज्यावर निर्दिष्ट पॅरामीटर्स स्थापित मानकांचे पालन करतात.

इतर पॅरामीटर्स आहेत जे DAC चे कार्यप्रदर्शन आणि त्याच्या कार्याची वैशिष्ट्ये दर्शवतात. यामध्ये खालील गोष्टींचा समावेश आहे: निम्न आणि उच्च पातळीचे इनपुट व्होल्टेज, आउटपुट गळती करंट, उपभोग करंट, आउटपुट व्होल्टेज किंवा वर्तमान श्रेणी, वीज पुरवठा अस्थिरतेचा प्रभाव घटक आणि इतर.

DAC साठी सर्वात महत्वाचे पॅरामीटर्स ते आहेत जे त्याची अचूकता वैशिष्ट्ये निर्धारित करतात, जे परिमाणानुसार सामान्य केलेल्या त्रुटींद्वारे निर्धारित केले जातात.

तांदूळ. ३.८. DAC आउटपुट सिग्नलची सेटलिंग वेळ निश्चित करणे

सर्व प्रथम, स्पष्टपणे फरक करणे आवश्यक आहे स्थिर आणि डायनॅमिक त्रुटी DAC. स्थिर त्रुटी म्हणजे इनपुट कोड बदलण्याशी संबंधित सर्व क्षणिक प्रक्रिया पूर्ण झाल्यानंतर राहणाऱ्या त्रुटी. डायनॅमिक त्रुटी DAC च्या आउटपुटवरील क्षणिक प्रक्रियांद्वारे किंवा इनपुट कोडमधील बदलाच्या परिणामी उद्भवलेल्या त्याच्या घटक घटकांद्वारे निर्धारित केल्या जातात.

स्थिर DAC त्रुटींचे मुख्य प्रकार खालीलप्रमाणे परिभाषित केले आहेत.

स्केल एंड पॉइंटवर पूर्ण रूपांतरण त्रुटी- रूपांतरण फंक्शन स्केलच्या शेवटच्या बिंदूशी संबंधित नाममात्र मूल्यापासून आउटपुट व्होल्टेज (वर्तमान) मूल्याचे विचलन. बाह्य संदर्भ व्होल्टेज स्त्रोतासह कार्यरत डीएसीसाठी, या स्त्रोताद्वारे सादर केलेली त्रुटी विचारात न घेता ते निर्धारित केले जाते. रूपांतरणाच्या किमान महत्त्वाच्या अंकाच्या एककांमध्ये मोजले.

शून्य ऑफसेट व्होल्टेजआउटपुटवर - शून्य इनपुट कोडसह DAC च्या आउटपुटवरील व्होल्टेज. कमी ऑर्डर युनिट्समध्ये मोजले जाते. वास्तविक परिवर्तन कार्याची समांतर शिफ्ट निर्धारित करते आणि नॉनलाइनरिटीचा परिचय देत नाही. ही एक अतिरिक्त त्रुटी आहे.

रूपांतरण घटक त्रुटी(स्केल) – आवश्यक असलेल्या ट्रान्सफॉर्मेशन फंक्शनच्या उताराच्या विचलनाशी संबंधित गुणाकार त्रुटी.

DAC नॉन-लाइनरिटी- निर्दिष्ट सरळ रेषेपासून वास्तविक परिवर्तन कार्याचे विचलन. या दृष्टिकोनातून डीएसीसाठी मुख्य आवश्यकता म्हणजे वैशिष्ट्याची अनिवार्य मोनोटोनिसिटी, जी कन्व्हर्टरच्या आउटपुट आणि इनपुट सिग्नलमधील अस्पष्ट पत्रव्यवहार निर्धारित करते. औपचारिकपणे, मोनोटोनिसिटीची आवश्यकता म्हणजे संपूर्ण कार्यक्षेत्रात व्युत्पन्नाच्या वैशिष्ट्यपूर्ण चिन्हाची स्थिरता.

नॉनलाइनरिटी त्रुटी सामान्यतः दोन प्रकारांमध्ये विभागल्या जातात - अविभाज्य आणि भिन्नता.

इंटिग्रल नॉनलाइनरिटी एरर- आदर्श वैशिष्ट्यापासून वास्तविक वैशिष्ट्याचे जास्तीत जास्त विचलन. खरं तर, हे सरासरी परिवर्तन कार्य मानते. ही त्रुटी आउटपुट मूल्याच्या अंतिम श्रेणीची टक्केवारी म्हणून निर्धारित केली जाते. अभिन्न नॉनलाइनरिटी विविध नॉनलाइनर इफेक्ट्समुळे उद्भवते जे संपूर्णपणे कनवर्टरच्या ऑपरेशनवर परिणाम करतात. ते कन्व्हर्टरच्या एकात्मिक डिझाइनमध्ये सर्वात स्पष्टपणे प्रकट होतात. उदाहरणार्थ, भिन्न इनपुट कोडसाठी काही नॉनलाइनर रेझिस्टन्सच्या LSI मधील भिन्न हीटिंग स्तरांशी ते संबंधित असू शकते.

विभेदक नॉनलाइनरिटी त्रुटी- समीप कोड मूल्यांसाठी आदर्श वैशिष्ट्यापासून वास्तविक वैशिष्ट्याचे विचलन. या त्रुटी आदर्श व्यक्तींपासून वास्तविक वैशिष्ट्यांमधील गैर-मोनोटोनिक विचलन दर्शवतात. संपूर्ण परिवर्तन कार्य वैशिष्ट्यीकृत करण्यासाठी, कमाल निरपेक्ष मूल्यासह स्थानिक भिन्नता नॉनलाइनरिटी निवडली आहे. विभेदक नॉनलाइनरिटीच्या अनुज्ञेय मूल्यांच्या मर्यादा कमीत कमी लक्षणीय अंकाच्या वजनाच्या एककांमध्ये व्यक्त केल्या जातात.

विभेदक त्रुटी दिसण्याची कारणे आणि ते DAC रूपांतरण कार्यावर कसा परिणाम करतात याचा विचार करूया. सर्वात लक्षणीय बिटचे वजन वगळता, DAC मधील बिट्सचे सर्व वजन अचूकपणे सेट केले आहेत याची कल्पना करूया.

जर आपण एका विशिष्ट बिट खोलीच्या बायनरी कोडसाठी सर्व कोड संयोजनांचा क्रम विचारात घेतला, तर बायनरी कोड निर्मितीचे नमुने इतर गोष्टींबरोबरच हे निर्धारित करतात की शून्य ते अर्ध्या पूर्ण स्केलच्या मूल्यांशी संबंधित कोड संयोजनांमध्ये (पासून शून्य ते अर्धा कमाल कोड मूल्य), सर्वात लक्षणीय बिट नेहमी शून्याच्या बरोबरीचे असते आणि अर्ध्या स्केलपासून पूर्ण मूल्यापर्यंतच्या मूल्यांशी संबंधित कोड संयोजनांमध्ये, सर्वात लक्षणीय अंक नेहमी एक असतो. म्हणून, DAC ला इनपुट कोड मूल्य स्केलच्या पहिल्या सहामाहीशी संबंधित कोड लागू करताना, सर्वात लक्षणीय अंकाचे वजन आउटपुट सिग्नलच्या निर्मितीमध्ये भाग घेत नाही आणि दुसऱ्या सहामाहीशी संबंधित कोड लागू करताना, सतत गुंतलेले. परंतु जर या अंकाचे वजन त्रुटीसह निर्दिष्ट केले असेल तर ही त्रुटी आउटपुट सिग्नलच्या निर्मितीमध्ये देखील दिसून येईल. नंतर अंजीर मध्ये दर्शविल्याप्रमाणे, हे DAC रूपांतरण कार्यामध्ये प्रतिबिंबित होईल. ३.९. ए.

तांदूळ. ३.९. DAC रूपांतरण कार्यावर संदर्भ त्रुटीचा प्रभाव

वरिष्ठ श्रेणीचे वजन.

अंजीर पासून. ३.९. ए. हे पाहिले जाऊ शकते की इनपुट कोड मूल्यांच्या पहिल्या सहामाहीसाठी, वास्तविक DAC रूपांतरण फंक्शन आदर्श एकाशी संबंधित आहे आणि इनपुट कोड मूल्यांच्या दुसऱ्या अर्ध्या भागासाठी, वास्तविक रूपांतरण कार्य आदर्शापेक्षा भिन्न आहे सर्वात लक्षणीय बिटचे वजन सेट करण्यात त्रुटी. DAC रूपांतरण कार्यावरील या त्रुटीचा प्रभाव कमी करणे रूपांतरण स्केल घटक निवडून साध्य केले जाऊ शकते जे रूपांतरण स्केलच्या शेवटच्या बिंदूवरील त्रुटी शून्यावर कमी करेल (चित्र 3.9. b). हे स्पष्ट आहे की विभेदक त्रुटी स्केलच्या मध्यभागी सममितीयपणे वितरीत केल्या जातात. यामुळे त्यांच्यासाठी दुसरे नाव निश्चित केले - सममितीय प्रकारच्या त्रुटी. त्याच वेळी, हे स्पष्ट आहे की अशा त्रुटीची उपस्थिती डीएसी रूपांतरण कार्याचे नॉन-मोनोटोनिक वर्तन निर्धारित करते.

अंजीर मध्ये. ३.१०. ए. वास्तविक DAC रूपांतरण फंक्शन आदर्शपेक्षा कसे वेगळे असेल हे दाखवले आहे, बशर्ते की सर्वात लक्षणीय अंकाच्या आधीच्या अंकाशिवाय सर्व अंकांचे वजन सेट करताना कोणत्याही त्रुटी नाहीत. तांदूळ. ३.१०. b. एकूण त्रुटीचा स्केल घटक निवडल्यास (शून्य पर्यंत कमी केला असल्यास) परिवर्तन कार्याचे वर्तन दाखवते.

मेट्रोलॉजी" href="/text/category/metrologiya/" rel="bookmark">विविध स्ट्रक्चरल पद्धतींसह तांत्रिक तंत्रांचा वापर करून मेट्रोलॉजिकल इंडिकेटर सर्वसमावेशक रीतीने साध्य करणे तर्कसंगत आहे. आणि रेडीमेड इंटिग्रेटेड कन्व्हर्टर वापरताना, स्ट्रक्चरल पद्धती रूपांतरण प्रणालीच्या मेट्रोलॉजिकल वैशिष्ट्यांमध्ये आणखी सुधारणा करण्याचा हा एकमेव मार्ग आहे.

DAC आउटपुटवर शून्य ऑफसेट त्रुटी आणि स्केल त्रुटी सहजपणे दुरुस्त केल्या जातात. हे करण्यासाठी, कन्व्हर्टर वैशिष्ट्याच्या ऑफसेटची भरपाई करून आउटपुट सिग्नलमध्ये एक स्थिर ऑफसेट सादर केला जातो. आवश्यक रूपांतरण स्केल एकतर ॲम्प्लीफायर कन्व्हर्टरच्या आउटपुटवर गेन सेट समायोजित करून किंवा DAC गुणाकार असल्यास संदर्भ व्होल्टेजचे मूल्य समायोजित करून स्थापित केले जाते.